EMI debug粗略的心得与大家分享

EMI debug粗略的心得与大家分享。希望有点帮助：
关于干扰源定位：
通过逐一去除负载的形式进行干扰源定位。这只是粗略的方式。
通过频谱分析仪进行发射源定位。然后采取相应的措施。
如果经验比较丰富，在进行粗略定位后就可以对一些敏感信号采取措施。也往往有成效。
但借助频谱分析仪进行更细致的分析，然后采取措施，则可以有针对性，效果也更直接——可以直接看出对策成效的幅度，不必先装起来测试，这样也节省了很多时间。
需要区分几个概念，一个是高速信号，一个是高频信号。
我们应该更关注高频信号。其意为上升沿比较陡。谐波分量丰富。
DC-DC电路的开关端谐波信号极其丰富，而且幅值大，值得关注。对于具体电路，我们不可能将每个环节的辐射都降下来。建议重点关注其输出点的EMI。避免传递给其他功能模块。
关于滤波电路设计，可参考相关资料。注意滤波模块的放置位置，以达到最佳的衰减效果。
另外LVDS差分信号也是重点关照对象。
对于DC-DC，只要做好回路环路面积控制，加强滤波处理即可。
对于LVDS差分信号，在做滤波处理的同时，需要注意信号的完整性(SI)。比如串入磁珠后，不能将有效信号也衰减掉，或者导致高频段有效信号阻抗适配，从而导致信号过冲等畸变。
添加导电泡面，导电布等工艺处理。出发点在于创造一个最小阻抗的路径，或者构成一个法拉第屏蔽罩。注意接地处理，否则效果更差。
有时候明明某一IO口的EMI已经改善，但其他IO口反而更差。原因可能是滤波截止频率点变化；另外也有可能是最小阻抗的问题。因为同一个辐射源，它可以有多个路径，多种方式去走。但选择的是走最小阻抗的路径。假设你将其最小阻抗路径堵塞了（比如插入衰减），那它就会选择原先阻抗次之的路径发射出来。所以如果不能从源头抑制，而采用头痛医头脚痛医脚的话，往往要增加很多措施去一个IO一个IO口去堵，这样对成本和效果都不利。

楼主讲得相当好 小弟补充几点好了
关于LVDS差分信号
因为差分讯号也是采差模形式传递，若抑制其差模噪声，
则可能会连其讯号也一并衰减，而抑制共模噪声，则对讯号几乎不会衰减，如下图

相较于差模噪声，共模噪声的干扰更大，
因此针对差分讯号，通常着重于共模噪声的抑制，
所以我们会用Common Mode Choke，来抑制其共模噪声
至于不能串入磁珠的原因重点不在于信号衰减
而是它会影响阻抗匹配
在数字信号中会以Termination来作阻抗匹配
串联终端，便是直接在传输线，串联一个电阻，
这个电阻有两个作用，
第一是阻抗匹配。因为信号源的阻抗很低，跟信号线之间阻抗不匹配，
串上一个电阻后，可改善匹配情况，以减少反射，避免振荡等。

第二是可以减少信号边沿的陡峭程度，从而减少高频噪声以及过冲等。
由下图可知，若信号边沿过于陡峭，则会产生Overshoot与Undershoot现象。

而由于传输线与GND间，会有寄生电容，与该串联终端电阻，形成一个RC电路，
这样就会降低信号边沿的陡峭程度，来抑制辐射干扰与Overshoot现象
而做完终端匹配后，在时域上，其信号Undershoot与Overshoot的现象大为改善，
而在频域上，其噪声成份也减少许多

而磁珠之所以能抑制噪声
是利用其电阻特性，因此在效能上，必须以电阻看待。

所以若串联磁珠其电阻值会影响Termination
因此前面说 不能串入磁珠的原因重点不在于信号衰减
而是它会影响阻抗匹配
否则串联终端电阻 一样会衰减信号啊
当然串联终端的电阻 其值是计算出来的
不是随便乱放一个电阻上去
因为如前述电阻值会影响Termination
若随便乱放值不对那就跟串磁珠的下场一样
会影响阻抗匹配
而接地处理不好效果更差
这点在Shielding Can最为明显
我们可透过辐射机制的消除，来改善Desense。

若Shielding Can接地良好，则MIPI讯号所产生的高速噪声，自然会流到GND。

但任何金属若没接地，那它就是辐射体，包含IC的 Pin脚也是，
因此若Shielding Can接地没那么良好，则此时Shielding Can就等同于辐射体，
会把高速噪声辐射出去，干扰天线所接收的无线讯号，造成Desense。

所以我们知道，此时辐射机制，为未接地良好的Shielding Can，
因此若要消除辐射机制，则需加强Shielding Can的接地。
可将MIPI上方的Shielding Can，与Housing的金属紧密接触，加强接地，
使其Shielding Can上方的噪声，都能流到GND。

至于某一IO口的EMI已经改善，但其他IO口反而更差
这个四千多年前大禹治水的故事就告诉我们了
在于疏导，而不在于堵
Noise也是一样
用下图作说明

因为对Noise而言电感是高阻抗
所以串联电感的用意就是堵 把Noise堵起来
而被堵起来的Noise此路不通改走别路
会自己去寻找低阻抗的路径 来构成Loop
若其他IO口附近的金属对Noise来讲是低阻抗路径
那么Noise就会去干扰其他IO口
而落地电容则是提供一个低阻抗路径把Noise都导到GND
而LC滤波器 则是结合以上两种应用
先把Noise导到GND 而剩下残余的Noise
也会因电感的高阻抗
而又折返回来透过低阻抗的落地电容导到GND
因此以滤波效果而言分别是 :
LC Type > 落地电容 > 串联电感
如下图

其他详细原理可参照

在此就不赘述

有人看没人回贴。呵呵

Thanks for sharing

是要注意高速而不是高频,
频谱分析仪适用于narrow band的分析,仅提供位置范围
LVDS我不知道是什么意思,不过差分信号我从来不用Bead,如果要降低电流选择COMMON CHOKE,当然是要能够驱动的,不同的IC有不同的要求,有时用电容串在差分线之间,隔直,另一个方向就是用差分端接阻抗加小电容接地,这是增加上升沿时间,

Thanks for sharing your debug experience.

Thanks！

用频谱仪器能定位了解决很多EMI问题。如果发现自己的措施有明显改善就去实验室测试了一下.很多工程师公司用频谱仪,但不太会利用！

十分感谢你把自己的经验总结给大家．

支持,谢谢！

频谱仪，谁用谁知道

感觉楼上的说的有部分有点问题,差分信号上是不能上bead的,会有损耗的,信号会削弱,但是可以上common
mode chock,或者是在之间加R或者是电容.仅供参考！

请问各位高人知道EMI 探棒的使用方法和原理吗？

学习一下先！

实验室都是用EMI接收机测试的，我们公司有世界上精度最高的EMI接收机，如有兴趣了解的可以向我索要资料。fty0909@163.com

谢谢分享！

谢谢分享心得！

如果没有频谱分析仪呢

学习了！

thank for your share！

谢了,楼主