- 易迪拓培训,专注于微波、射频、天线设计工程师的培养
电磁兼容原理和抑制技术（十一）
录入：edatop.com 点击：
第四章 印制电路板设计的电磁兼容技术
在印制电路板设计阶段一定要关注设计中的电磁兼容性，只有这样才会减少电路板在样机或生产阶段发生电磁干扰问题。另一种情况是如果电子系统的电磁兼容性令你头疼，不妨先检查一下印制电路板，因为许多引发电磁兼容性问题的器件都在印制电路板中。一个好的印制电路板设计方案可以在花费极少的情况下解决一些令人头疼的问题。
特别是今天由于电流的增大、高速宽带信号的出现和对电路板尺寸的更多限制，要求印制电路板必需同时满足规范化和功能需求，这使得印制电路板的电磁兼容性设计成为必需。在大部分高速信号电路中，印制电路板尺寸可能比板上传播的信号谐波波长大的多，这要求我们在设计中将每一条走线都视为传输线。如当600MHz的CPU时钟信号在介电常数为5的印制板上传播时，其10次谐波波长仅为114.3mm，而许多CPU往往工作在更高的频率。
印制电路板中存在的电磁干扰问题，包括公共阻抗耦合、串扰、高频载流导线的辐射和通过由互连布线和印制线形成的辐射回路所拾取的噪声。高速逻辑电路系列对这类问题特别脆弱，其原因很多：由于电源和接地金属印制线的阻抗随频率增加而增加，公共阻抗耦合的发生更加容易；由于信号频率较高通过寄生电容耦合到布线和印制线较为容易有效，因而串扰发生更加容易；由于信号回路尺寸变得可以和时钟频率及其谐波波长相比拟，高频数字信号的辐射更加显著；高频设计的另一个固有问题是由于阻抗不匹配引起信号线路的反射问题。
4.1 印制电路板中的公共阻抗耦合
当模拟和数字信号电路在同一印制板上混合安装时，特别是模拟电路、逻辑电路和电源的回线均为同一条印制线时，能产生严重的公共阻抗耦合问题。他们返回的电流流过公共的地阻抗，产生共模电压，他可能会高于接在公共回线上的模拟和数字电路所允许的噪声敏感度而造成危害。如图4.1(a)所示，其中A/D采集器和一个数字门电路共用同一条回线。这样布线的结果，会在公共回线和A/D采集器接地线之间的有限阻抗ZG上，产生一个噪声电压VN。这在图4.1(b)的等效电路中示出。
若噪声电压高于通常在微伏范围内的敏感度，则将产生性能降级。
图4.2建议了一个较好的布线方案。这时，模拟与数字电路具有各自的回线通路，噪声电压不再出现在A/D采集器的输入端上。而且注意，电源线和回线已大大加宽促使阻抗减小，从而使任何噪声压降都会减小。
基本的回线类型有四种：低电平模拟电回路、高电平模拟或数字电回路、模拟功率电回路、数字功率电回路。
1）模拟电路
无论是典型的低电平模拟电路还是典型的高电平模拟电路他们处理的都是些非瞬变信号，所占频带有限，可认为是个低通滤波器，所以电路是稳定的。如果采用开关电源供电则另当论，仅模拟电路来讲通常与印制板的辐射无关。同样模拟功率电路的噪声也很小。
因为模拟电路通常要处理连续信号，所以一旦其中的射频噪声超过半导体PN结的结电势，就会成为敏感信号。
2） 数字电路
数字电路的噪声很大，当然数字功率电路的噪声更大。数字电路频繁的高低电平变换会产生快速的阶梯信号，他们是由基波和无数个谐波组成，其中基波决定脉冲的宽度，谐波决定脉冲的上升沿时间。如果仅考虑电磁兼容性则应该将谐波统统滤掉，当然这是不能允许的，折衷的办法是在保持数字电路功能的最低要求下，（一般要保持9~10次谐波）将多余的谐波统统滤掉。为了满足辐射和敏感度的要求，印制板布线设计时，特别要注意开关电源这个辐射源所产生的辐射，尽可能地减小射频耦合回路的面积。
EMC电磁兼容设计培训套装，视频教程,让您系统学习EMC知识...
射频工程师养成培训教程套装，助您快速成为一名优秀射频工程师...
上一篇：正确选择和使用电磁兼容元器件
下一篇：电磁兼容原理和抑制技术（八）
