- 易迪拓培训,专注于微波、射频、天线设计工程师的培养
电源设计技巧之如何满足电磁干扰需求？
录入：edatop.com 点击：
图1是这些非计划中电容的一个实例。图中的右侧是一个垂直安装的FET，所带的开关节点与钳位电路延伸至了图片的顶部。输入连接从左侧进入，到达距漏极连接1cm以内的位置。这就是故障点，在这里FET的开关电压波形可以绕过EMI滤波器耦合至输入。
图1. 开关节点与输入连接临近，会降低EMI性能
注意，漏极连接与输入引线之间有一些由输入电容器提供的屏蔽。该电容器的外壳连接至主接地，可为共模电流提供返回主接地的路径。如图2所示，这个微小的电容会导致电源EMI签名超出规范要求。
图2. 寄生漏极电容导致超出规范要求的EMI性能
这是一条令人关注的曲线，因为它反映出了几个问题：明显超出了规范要求的较低频率辐射、共模问题通常很明显的1MHz至2MHz组件，以及较高频率组件的衰减正弦(x)/x分布。需要采取措施让辐射不超出规范。我们利用通用电容公式将其降低了：C=ε˙A/d。
我们无法改变电容率(ε)，而且面积(A)也已经是最小的了。不过，我们可以改变间距(d)。如图3所示，我们将组件与输入的距离延长了3倍。最后，我们采用较大接地层增加了屏蔽。
图3. 这个修改后的布局不仅可增加间距，而且还可带来屏蔽性能
图4是修改后的效果图。我们在故障点位置为EMI规范获得了大约6dB的裕量。此外，我们还显着减少了总体EMI签名。所有这些改善都仅仅是因为布局的调整，并未改变电路。如果您的电路具有高电压开关并使用了屏蔽距离，您需要非常小心地对其进行控制。
图4. EMI性能通过屏蔽及增加的间距得到了改善
由上述实例我们可以总结出来自离线开关电源开关节点的100fF电容会导致超出规范要求的EMI签名。这种电容量只需寄生元件便可轻松实现，例如对漏极连接进行路由，使其靠近输入引线。通常可通过改善间距或屏蔽来解决该问题。要想获得更大衰减，需要增加滤波或减缓电路波形。
推荐阅读：
软硬兼施，教你避免单片机EMC问题
四招帮你轻松搞定电磁兼容测试故障！
以智能手机为例，教你如何搞定静电击穿
一问一答，帮你解决共模抑制比问题
EMC电磁兼容设计培训套装，视频教程,让您系统学习EMC知识...
射频工程师养成培训教程套装，助您快速成为一名优秀射频工程师...
上一篇：澶氬勾瀹炴垬缁忛獙--RGB灞忚緪灏勭殑瑙ｅ喅鏂规
下一篇：热帖整理：让你从此远离EMC困扰的必备EMC“干粮”！
