两通道时间交织ΣΔ调制器研究及系统仿真

3 两通道时间交织调制器结构及其仿真

假设图3(a)的传统调制器工作频率为Fs＝64MHz，图3(b)两通道时间交织调制器每个通道工作频率也为Fs＝64MHz。采用SIMULINK分别对两种调制器结构进行建模仿真，输入信号为频率Fin=1.9921875e+005，幅值为－4dB满刻度幅度的正弦信号，内嵌ADC与DAC为1bit。两种调制器输出信号的功率谱如图4所示，从图4可以看出，两通道时间交织调制器结构具有更好的噪声整形效果。如果传统调制器结构和两通道时间交织调制器结构的每个通道的工作频率相同，并且信号带宽一样，则两通道时间交织调制器结构OSR为传统调制器结构OSR的2倍，即相当于OSR提高了1倍。理论上，假设调制器的量化噪声为白噪声，根据ΣΔ线性模型，可以得到，调制器的OSR每提高1倍，其SNDR增加(6L+3)dB，其中L为调制器的阶数[7]。图5(a)为传统调制器的OSR=64，两通道时间交织调制器的OSR=128，即两种调制器的信号带宽一样时，两种调制器的SNDR与输入信号幅值的关系。图5(a)表明，两通道时间交织调制器的SNDR比传统调制器提高了大约15dB，这与理论值相符。图5(b)为传统调制器的OSR=64，两通道时间交织调制器的OSR=64，即两通道时间交织调制器的信号带宽为传统调制器的两倍时，两种调制器的SNDR与输入信号幅值的关系。从图5(b)可以看出，当两通道时间交织调制器的信号带宽为传统调制器的2倍时，其SNDR几乎不变。这表明两通道时间交织调制器的速度能提高1倍，而其精度不变。

本文在两通道滤波器组无混叠的条件下设计了一种二阶两通道时间交织ΣΔ调制器，并采用SIMULINK对其进行了仿真。仿真结果表明：在不提高每个通道工作频率的条件下，调制器的信号带宽增加两倍，调制器精度几乎不变，相当于调制器的速度提一倍；如果保持信号带宽相等，其SNDR能提高大约15dB。在本文的基础上，可以进一步对多通道时间交织ΣΔ调制器结构进行研究与设计。

参考文献
　　
　　[1]GUPTASK，INERFIELDMA，WANGJingBo.A1-GS/s11-bitADCwith55-dBSNDR，250-mWpowerrealizedbyahighbandwidthscalabletime-interleavedarchitecture[J].IEEEJ.Solid-StateCircuits，2006，41(12)：2650-2657.
　　
　　[2]Khoini-PoorfardR，JOHNSDA.Time-interleavedoversamplingconvertors[J].ElectronicsLetters，1993，29(19)：1673-1674.
　　
　　[3]陶然，张惠云，王越.多抽样率数字信号处理理论及其应用[M].北京：清华大学出版社，2007.
　　
　　[4]VAIDYANATHANPP.Multiratedigitalfiltersfilterbankspolyphasenetworksandapplications：ATutorial[J].IEEETrans.SignalProcessing，1990，78(1)：56-93.
　　
　　[5]BURRUSC.Blockrealizationofdigitalfilters[J].IEEETransactionsonAudioandElectroacoustics，
　　
　　[6]SCHREIERR，TEMESGC.Understandingdelta-sigmadataconverters[M].NewYork：IEEEPress，2005.
　　
　　[7]易婷.高性能Σ△模数转换器设计[D]，复旦大学博士学位论文，2002，3：17-19.