μC/OSII下的ARM7中断过程分析及优化方法

引言

目前，在嵌入式处理器芯片中，以ARM7为核心的处理器是应用较多的一种。它具有多种工作模式，并且支持两种不同的指令集（标准32位ARM指令集和16位Thumb指令集）。μC／OSII是专为嵌入式应用设计的抢占式、多任务实时操作系统，可用于各类8位、16位和32位单片机或DSP。μC/OSII向ARM7移植具有得天独厚的优点，所以"μC/OSII+ARM7"成为广泛应用的一款平台。

不管是哪种型号的ARM处理器，也无论该嵌入式系统中是否有操作系统，在计算机与外界实时交互的过程中，中断技术都是一项关键的技术。当外部事件发生时，CPU必须及时响应中断以实现对相应事件的处理，因此能否中断嵌套是影响嵌入式系统实时性能的主要因素。

1  ARM7的中断处理

ARM7处理器的中断主要有两种，本文主要讨论IRQ中断异常的响应机制。当中断请求IRQ到来使CPU进入中断响应时，CPU将会自动完成下列工作：首先，将PC、CPSR的当前值存入中断模式的LR、SPSR中；然后，操作CPSR中的运行状态位，使CPU进入中断模式并关闭中断；最后将PC的值改成0x00000018，从而使CPU的执行跳转到IRQ中断入口0x00000018处。异常向量表中的0x00000018处使用一条"LDR PC,[PC,#