数字中频正交采样及其FPGA实现

该FPGA实现方法，由于只涉及移位、简单门和加减法运算，因此，用FPGA实现起来很方便，也可以获得较高的运算速率。

3 基于FPGA的硬件仿真结果

为便于观察，仿真时可设定输入信号A (t)为常数，A／D的采样率fs为8 MHz来对信号进行中频采样并插值，以得到二路正交信号。运用QuartusⅡ的仿真结果如图3所示。

图3中，data为A／D采样后的输入信号，xor为符号修正后的信号，i_out，q_out为输出信号。

之后，将仿真程序下载到电路板中的FPGA(使用的是ALTERA公司的EPlC3T144C7芯片)中，便可用示波器观察到如图4所示的仿真结果。

从图4可以看出，I，Q两路输出为相似的波形，符合前面的设定A(t)为常数；其中图4(a)为图4(b)的展开图，由图4可以看出，I，Q两路信号存在相位上的差异。

4 结束语

本文详细介绍了中频直接正交采样及Bessel插值理论，并基于这一理论，用FPGA将一路中频信号分解成了两路正交数字信号，本文同时重点给出了用FPGA实现这一过程的详细方案。