基于信号完整性分析的高速PCB设计

由仿真波形可以看出，由信号反射引起了波形畸变，产生了明显的振铃现象。振铃现象的存在，使信号多次跨越电平逻辑门限从而导致逻辑功能紊乱。减小振铃噪声的一种有效手段是在电路中串联一个小电阻，该电阻为电路提供了阻尼，能显著减小振铃幅度，缩短振铃震荡时间，同时几乎不影响电路速度。在工程使用上，该电阻通常为33 Ω。串联电阻后的拓扑结构和仿真波形如图4和图5所示。

串联电阻后振铃现象得到了很好的解决，实际上这个解决方法叫阻抗匹配，阻抗在信号完整性问题中占据着极其重要的地位。

2．2 串扰

提取SD_DQlO(连接Cyclone II的59引脚和HY57V561620的45引脚)，SD_DQll(连接Cyclone II的58引脚和HY57V561620的47引脚)，SD_DQ-l2(连接CycloneII的57引脚和HY57V561620的48引脚)这三个网络来做它们之间的串扰仿真。其中，SD_DQll作为被攻击网络，SD_DQlO和SD_D-Ql2作为攻击网络。它们的拓扑结构和仿真波形如图6、图7所示(传输线的并行耦合长度L=1000 mil，间距P=5 mil)。

作者：梁 龙   来源：21IC电子网