基于ADF4360-8的频率合成系统

式(3)中9.3 pF和0.9 nH是芯片内部的电容值和电感值；LEXT为系统外接电感值。可见，当系统输出中心频率较高时，F0主要由内部电感0.9 nH决定；系统的输出工作频率较低时，F0主要由外部电感值决定。本文外部电感为397 nH，可调谐的中心频率约为81.4 MHz。芯片鉴相频率最高为8 MHz，实际选择鉴相频率为5 MHz，设计中采用较高的鉴相频率有利于鉴相杂散的抑制，提高环路的捕捉时间，并且降低环路的相位噪声。

系统外部晶振采用10.0 MHz温补晶振，其稳定度≤0.9 ppm，通过REFin引脚接入芯片，经过内部参考分频器（除50）后得到200 kHz的参考频率间隔，内部电荷泵输出引脚CP于VCO输入引脚VTUNE之间接入三阶无源低通滤波器，该环路滤波器的带宽为100 kHz。由ADIsimPLL软件可以仿真计算得到电感值和电容值，C1=24.2 pF，C2=329 pF，C3=11.0 pF，R1=13.6 kΩ，R2=27.7 kΩ。在调试中，为了得到最佳的相位噪声和较低的杂散，需要对这些元件值进行多次调整。图2所示为三阶无源低通环路滤波电路，图3所示为环路滤波器仿真曲线。图4为相位噪声仿真曲线图。

对ADF4360-8进行程序配置由接收板上DSP实现，对ADF4360-8加电寄存器的配置顺序为：加参考时钟→R计数锁存器→控制锁存器→N计数锁存器，如果配置的顺序错误，则不能保证ADF4360正常工作。每次上电加载数据时，先按接收板上RESET键复位，然后LE使能，这样接收板和ADF4360-8连通后，可以传输数据，然后按R、C、N锁存器顺序使数据依次写入。

R计数锁存器主要对14 bit的分频比进行设置，控制锁存器主要要对电泵电流、输出电源级数、频率锁定选项、相位探测选项、电泵三态选择、计数器重启选项、核心电源级别等芯片性能参数进行设置，N计数锁存器则需对电泵增益以及13 bit的混频比进行设置。

数据输入时，首先由DATA在每个CLK的上升沿从MSB(最高有效位)开始依次写入24 bit移位寄存器中的数据并锁存到目标寄存器，然后再进行下一个目标寄存器的初始化。目标寄存器的选择可由移位寄存器中的最末两位DB1和DB0决定，其数据写入时序图如图5所示。图6所示为ADF4360-8本振信号源波形。从图6可以看出，波形保持比较完整，未出现严重失真现象。

3 基于AD8343混频处理

利用锁相环频率合成器得到的本振信号能为混频电路提供良好的本振载波[4]，变频系统的结构框图如图7所示。

作者：胡正群 施浒立 裴 军 范江涛 杜晓辉   来源：电子技术应用