首页 > 无线通信 > 技术文章 > 基于FPGA原型的GPS基带验证系统设计与实现

基于FPGA原型的GPS基带验证系统设计与实现

录入：edatop.com 点击：

随着SoC设计复杂度的提高，验证所需时间已经占到整个设计周期的70%以上，如何减少验证时间成为一个十分重要的问题。GPS基带芯片是一个典型的SoC，其主要功能模块是相关器，用以实现GPS信号的解调和解扩。相关器占据了基带芯片中的大部分硬件资源，其仿真过程十分复杂且耗费大量时间，因此仅仅依靠软件仿真是不现实的。随着FPGA的性能和容量不断提高，基于FPGA的原型验证能够减小开发风险，避免软件仿真的缺点，加快产品上市时间，并且能够真实地反映硬件的特性。这些优点使得基于FPGA的原型验证越来越多地被用于SoC系统的设计过程。

1 从ASIC到FPGA原型的移植

理论上，FPGA原型验证要与SoC的结构保持高度一致，但是，由于ASIC和FPGA结构上的差异，导致从ASIC到FPGA的移植需要做出适当的调整。

首先，当设计规模很大时，单片的FPGA容量不足以容纳整个设计规模，需要2个或多个FPGA芯片来实现整个验证系统。这时，FPGA之间的布线延时给整个系统的时序要求带来困难，尤其对于高性能的设计。其次，结构上的差异导致的ASIC和FPGA IP模块在时序上不兼容，需要额外的工作进行时序转换。再次，某些硬IP核无法移植到FPGA上，需要构造适当的电路或者增加外围辅助电路。

2 GPS基带系统架构

整个GPS卫星导航系统包括前端射频部分和基带部分。前端射频部分完成信号接收、滤波、AD转换等；基带部分完成GPS信号的解调、解扩、实现信号的跟踪和捕获。其系统框图如图1所示。

该卫星导航基带芯片基于ARM7TDMI构建，拥有为捕获跟踪功能所设置的特殊硬件器件以及大量的常用外设。例如DMA、UART接口、SPI接口、GPIO、实时时钟（RTC）等。256 KB的ROM和96 KB的SRAM用于存储代码和运行程序以及中间数据，并可外接FLASH进行程序调试及下载。其基带框图如图2所示。