基于片上系统的NO.7信令采集终端的设计

3.1.1 总体流程

信令网的七号链路通过高阻隔离头接收后，送入输入输出板，经增益放大调整、阻抗转 换后，送入七号信令处理板的PMC4354 接收，由FPGA 内部的DSN 模块完成8M 到2M 的 速率转换，实现16 个E1 到2 个E1 的交叉连接及时隙交换。具体而言，若16 个E1 全部为 接收，则实现4 个8M（512 时隙，输入）到2 个HDLC（SCC2、SCC3 共64 个时隙的交换， 输出），具体操作由CPU 的控制来实现，然后送入FPGA 内嵌MPC860 的HDLC SCC2、 SCC3 进行信令处理，处理完毕后，由MPC860 的100M 以太网SCC1 送到系统服务器。

3.1.2 逻辑部分

FPGA 中还需要实现以下的两个外围模块： 复位模块：系统硬复位、各个器件（4 片PM4354、1 片MT9042、1 片LXT971 的软复位）； 复位部分的设计，可以对所有的芯片完成硬复位，也可以根据要求，对某一个器件来完成软 复位；

地址译码模块：完成4 片PM4354 地址译码以及片选部分的译码电路设计

3.2 FPGA 片上CPU860 软件设计

3.2.1 运行过程

采集终端软件固化在Flash 上，终端上电后，首先运行初始引导程序，完成板级的初始 化工作，然后将操作系统装入内存并执行，操作系统最后将应用程序装入内存并启动。应用 程序即是上面介绍的四大模块，首先运行的是硬件初始化和软件初始化程序，然后进入主控 循环。循环主要是两部分：链路扫描完成端口状态的监测和链路数据的采集和发送，通信扫 描完成配置和管理命令的接收、分析和受理。链路扫描和通信接口扫描周而复始地执行，直 到系统复位重启，又从引导开始运行。

3.2.2 系统逻辑流程

4 结束语

本文论述了基于大容量 FPGA 片上系统设计并实现NO.7 信令采集终端的设计。这样 得到的具有大功能的芯片只需要少量改动就可以应用到不同的场合中，比如在基于其他信令 的监测系统中。具有广阔的应用前景。