中频数字化直接序列扩频接收机的实现

文中研究的是常规伪码、统一信道中频数字化直接序列扩频通信系统接收部分的实现方案。系统中数据通道使用的伪随机码是1 023位GoLD，命令信道使用的伪随机码是截断的m序列，其周期为256×1 023，伪码的速率为3.069 Mb／s，中频70 MHz，信号的调制方式为UQPSK。UQPSK信号的直接序列扩频接收机实现的2个难点是：实现扩频系统伪码与载波的快速同步；给出适合FPGA实现的有关算法，以确保必要的安全。文中所述系统载波与GOLD码的同步均采用了FFT辅助及技术。在GOLD码同步后，利用其与截断m序列的关系，引导截断m序列同步，从而实现系统的快速同步。

1 采样与量化

UQPSK调制信号的一般数学模型为：

式中C1(t)为1 023 GOLD码；Co(t)是1 023×256的截断m序列，PT为信号l功率。直序列扩频系统的采样速率设定时，一般确保每chip有4～12采样点，且采样后信号的频谱不混淆。设系统信道带宽为10 MHz，RRC滤波器的滚降系数为0.4，系统可传符号速率最大值为3.57 Mb／s，设计取伪码速率为3.069 Mb／s。为此，取采样频率30.69 MHz，每chip有10个样点。

2 载波与伪码的同步

载波与伪码捕获与同步是扩频通信系统正常工作的关键。捕获策略有：

(1)载波、伪码相位串行搜索策略，捕获时间相比之下最长；

(2)载波串行、伪码相位并行策略与载波并行、伪码相位串行策略。

(3)载波并行、伪码行为并行策略，电路最复杂。

20世纪90年代，出现了一种频域的伪码与载波的FFT捕获算法。用于载波同步时，FFT估计频差的位置，以补偿数字下变频NCO，使其进入AFC频率牵引范围。用于码捕获是利用其快速运算能力，迅速完成DFT循环卷积运算，进而作出检测判断。

2.1 FFT载波同步方法

基于FFT载波捕获方法有Kay单线性相位平均算法与Rife双线性幅度算法以及综合算法。同时文献提出修正Rife算法。Rife的修正算法与Kay算法均具有是以面积换取性能的，作为FPGA实现时，具有一定的复杂性。文中所述系统的实现方案采用了FFT初步估计与数字CPAFC环路与数字COST-AS环路相结合的方式，如图1所示。通过FFT估计载波的位置，修正本地NCO，使收发信号的频差落在CPAFC的快捕获带内，再经CPAFC的牵引下，再次进入COTAS环路的快捕带内，进而完成对载波的同步。采用文中的设计方案可以降低FFT单元实现的复杂性能，同时又可以改善系统的跟踪精度。

2.2 伪码同步方法

扩频测距系统伪码的同步方法如图2所示。在每chip确保具有一个样点的条件下，利用相关卷积运算，做接收信号中GOLD码与本地GOLD码的相关运算。相关值均为小时，本地伪码DCO输出高频，使得本地GOLD码的相位快速变化，反之输出低频。同时启动伪码±0.5 chip的DLL跟踪环路，实现GOLD码的跟踪，实现二者速率、相位同步。当GOLD码同步后，检测一基准相位，并对系统中截断m序列发生器进行置入特征相位，同时启动对该GOLD码的特征相位进行有限计数。在计数到时，再次对截断m序列发生器进行置位控制，从而保持系统中两个不同伪码同速率、倍同期的关系，实现1023GOLD码引导18阶截断m序列的同步。

设发射伪码计PN(t)，则经过空间传播接收应为其移位函数PN(t-τ)，设本地伪码为．PN(t)，不考虑信号的强度与噪声，则通过伪码FFT捕获单元运算结果应是RPN[(t-r)-t]。根据伪码自相关函数的特点，只有在(t-r)=t时，有最大值出现。对于长度为N，chip宽度为Tc的伪码进行FFT伪码捕获时，首先需要计算部分相关器的长度P与FFT的尺寸L。设信号中多普勒最大频移为fdmax=500 kHz，根据系统伪码速率最小值为10 kHz估算，有：

P越大，相同的多普勒频移条件下，会获得更好的捕获性能：检测概率提高、捕获时间缩短。但是P过大，需要部分相关器的数量与FFT的尺寸也同时增加，使得系统电路复杂。FFT的长度与部分相关器个数的关系是：

且为2的整数幂。文中系统GOLD码长度为1 023，每chip采样10个点，为了与载波捕获单元共有前端抽取器(载波捕获抽取率为5)，部分匹配滤波器长度为2，即每chip一次累积，于是需要FFT长度为1 024。

3 系统实现技术

3.1 I-D滤波器的选取

数字抽取滤波器作用有两点：一是取接收信号与本地NCO相乘后的低频分量，二是将采样后的高速率信号降速，使其满足后续电路处理的需要。设中频信道的3 dB带宽为B，信道符号持续时间为T，则有BT>2.4时，积分一清洗滤波器(I-D累加器)占用较好的优势。本文所述系统采用典型值时，计算出BT=3.25>2.4，所以在载波与伪码的捕获与同步系统前使用积分一清洗滤波器(I-D累加器)作为检测器是占优的，它也适于FPGA实现。

3.2 其他滤波器的设计

CIC滤波器的设计：CIC滤波器实际应用中，最有用的一个参数是带宽比例因子6，定义为：

就尽可能地保证带宽比例因子取较小的值，否则会引起高频失真。因此常用作抽取系统的第一级。多级CIC滤波器级联后，造成频带内较大幅度衰减，因此，其后应级联差值二阶多项式(ISOP)滤波器对CIC滤波器带内进行补偿，其一般式为：

其中c可通过仿真获取，抽取率为5时，对5级CIC滤波器进行补偿时，需c=0.45。系统中的HBF采用Lagrange差值方法设计。FIR滤波器应采用转置折叠式FIR数字滤波器结构。

滤波器内部字长选择：要确保滤波器数据运算过程中不产生溢出错误，必须设计必要的数据保护位。L阶滤波器，如果输入数据是有符号数据，应在运算结果字长的基础上再增加log2L-1 b保护位；如果输入数据是无符号数据，则额外增加log2L b保护位。同时，还需额外增加系统动态范围保护位，其大小可由滤波器的响应f(n)确定，具体估计按下式进行：

滤波器系数要规格化：规格化后的每个滤波器系数尽可能使用"2的幂"表示，并结合简化加法器图(Reduced Adder Graph，RAG)算法，使多重系数重复使用，以简化乘法器模块设计，之后再乘以增益因子。

系统中的NCO实现采用10级流水线实现，内部字长为8 b(因为ADC量化字长选8 b)，增加两级45°旋转，使得CORDIC算法可以覆盖到-180°～+180°，具体可参阅相关文献。

4 结 语

文中所述中频数字化直接序列扩频接收机的实现采用FPGA实现，其中FFT单元采用的是基4流水线结构。该系统实现的优点是采用了非相干载波同步技术，载波与伪码的捕获是同步进行的，因此系统正常工作要求频带占用是独享的。由于载波同步采用了FFT辅助捕获技术，载波的跟踪采用了数字CPAFC环路牵引，数字COSTAS环路精确跟踪技术，改善了FFT的栅栏效应，提高了跟踪的精度，对接收信号的载波快变也具有一定的适应性。

作者：赵林军(陕西理工学院 陕西汉中 723003) 来源：现代电子技术