LVDS在高速数字系统中的应用研究

下面的仿真实例中，使用六层板，总厚度62.5 mil，差分微带线0.5 oz，线宽6 mil，线长12 in，间距6 mil，延迟1.755 ns，电源和地为l oz，电源平面和地平面分别离顶层和底层均为10 mil，介质为FR4，时钟频率200 MHz，并考虑边缘耦合，求得传输线特性阻抗91.6 Ω，采用美国国家半导体的4路3 V差动式LVDS线路驱动器DS90LV031ATM和接收器DS90LV032ATM，利用软件可得端接匹配电阻为124.5 Ω。三种不同端接情况的差分信号有损传输的仿真结果如图2～图4所示("△"为驱动端，"○"为接收端，图中只显示差分信号的其中一个，另一个与其极性相反)。

由仿真图中容易看出，端接匹配(124.5 Ω)时性能良好，而在端接为传输线特性阻抗(91.6 Ω)时，由于过阻尼所以表现为上升较缓，当端接这两倍传输线特性阻抗(183.2 Ω)时，由于欠阻尼所以表现为过冲现象(包括上冲和下冲)。

这也证实了有些设计者在应用中要用一倍或两倍特性阻抗来进行端接的错误观点。根据传输线理论，当阻抗不连续时，信号沿传输线传输就会有反射产生，反射的结果将造成过冲，反射的大小与阻抗失配的程度有关，阻抗失配越大，反射就越大。

一种基于实验数据的经验匹配的近似方法，对于FR4材料的边缘耦合微带线，差分阻抗近似为：

其中：Zdiif为差分阻抗，单位为Ω；Z0表示未耦合时的单端特性阻抗；s为信号线的边沿间距，单位为mil；h表示信号线与返回路径平面间的厚度。

在保持其他参数不变的条件下，当长度分别为18 in和50 in时的仿真结果如图5，图6所示，间距分别为12 mil和18 mil时的仿真结果如图7，图8所示。

由仿真结果可以看出，随着长度加大，延迟和损耗增加，但在18 in和50 in时的波形差异甚大，长度为18 in时性能良好，而在50 in时却存在很大的过冲现象。间距增加时，每条信号线的特性阻抗会因为彼此之间的耦合而增加。当间距为12 mil和18 mil时，传输线特性阻抗分别为92.5 Ω和92.7 Ω，此时端接匹配电阻对应为149.9 Ω和162.8 Ω。间距越大，差分传输线对的线间耦合越弱，线上的电压幅值增加，但同时就越容易受到突变和不理想信号的影响。在LVDS的应用中，差分对的长度、间距和端接之间关系密切，采用科学合理的方案对有效利用LVDS技术，保持它在信号完整性方面良好的性能有着非常重要的作用，而且也是十分必要的。

3 结 语

LVDS凭借其众多的优点已成为目前高速数字电路中的一项重要传输技术，应用也日益广泛，但其合理的端接方案并未得到完全合理的解决，差分线的长度、间距与其之间也有着密切的关系，同时损耗、串扰、辐射等因素也会影响其数值，科学、有效的决策方案将会使LvDS技术在高速数字系统中拥有更广阔的应用前景。

作者：蒋冬初 李玉山 来源：现代电子技术