解决串行接口中的信号完整性问题

在超过300MHz 的频率上,适用于较低频率电路板设计的大部分最佳做法都需要修改。FR4材料或许还能够成功用作基础材料,但是在更高的频率上,则需要在阻抗计算和轨迹建模中重新考虑材料的介电常数和损耗系数。通孔通路的设计也变得十分重要,因为未使用的管状长度会表现出同较厚的电路板和背板不匹配的阻抗。请贴出设计模拟以便对性能进行检验,并注意信号完整性不太理想的路径,同时指出串音区域。

阻抗不匹配造成的反射会导致形成差分对的信号线(图2)出现过冲、下冲和振铃,以及接收眼缩小。

布线层的变更、跳出路径设计不当和连接器选择不当也会造成信号中产生不匹配的人为干扰。串行RapidIO 接口的阻抗要求是100Ω差分。建议的构造方法是采用边缘耦合差分带状线(或称共面带状线),图3 显示的正是这种方法,图中同时提供了单端和差分阻抗的方程式。布线时应当最大限度地减少在不同层之间的转换。除了BGA 衬垫之外,通常每个路径最多允许两个通路。

回流电流路径的定义是电流回到出发点时经过的路径- 通过地层、电源层、其它信号路径以及通过IC。返回路径的完整性可通过绘制一个追踪电流从驱动器经信号导线到达接收器的环路来进行评估- 循环的区域越小,产生的自感应系数也越低。

以下设计规则适用于所有的返回路径。

-不要通过参考层的裂口传送受阻抗约束的信号。

-不要在参考层上传送信号。

-更改信号层不能强迫返回路径对参考层进行更改。如果必须对参考层进行更改,请从一个VSS 参考层更改到另一个VSS 参考层,并在尽可能接近信号通路的地方放置一个连接这两个层的通路。此规则同样也适用于从一个VCC 层到另一个VCC 层进行参考层更改。

-不要通过通路反面衬垫或插槽反面衬垫发送信号。

如果属于不同信号组的路径之间距离太近,则便会造成串音。在串行通讯链接中,结果就是由于抖动而造成接收眼闭合。出现这种情况也可能是因为路径曲线实施不当,一部分信号采用短路径(曲线的跳跃足),而主信号却采用长路径,从而引起路径长度匹配出现问题。在非常密集的设计中,串音可以通过使用保护路径来解决,在保护路径中线路平行地到达信号路径并连接到参考。

时钟产生和缓冲可能会导致噪音,除非非常注意一些细节,例如去耦和制造商的布局指南,这样才能确保最高质量的输出。必须严格控制路径的阻抗,以避免产生不希望的反射。设计的复杂性以及在电源层和地层引入布线间隙也可能会导致时钟产生器产生很高的噪音。

作者：Tundra公司 来源：电子产品世界