- 易迪拓培训,专注于微波、射频、天线设计工程师的培养
嵌入式编程需注意的Cache机制及其原理
3 其他CPU解决方案
Atmel公司的AT91RM9200和Samsung公司的S3C44B0,用这两种CPU先后移植过操作系统,且在对外设访问的整个过程中Cache都是使能的。它们的解决方案是什么呢?
AT91RM9200是ARM9系列带有MMU的CPU。MMU对内存有分页管理功能,可以实现多个进程的内存空间保护。Cache是通过MMU管理的,这也是Cache和MMU经常同时存在的原因。
S3C44B0和S3C4510B同样都是Samsung公司产品,并且都不带MMU。与S3CA510不同的是,S3C4480自带的SFR可以配置非缓存范围,即使Cache使能,所设置范围的地址空间访问也不通过Cache实现。这样,可以很方便地实现内存是缓存区,其他外设是非缓存区。
这两种方案对于S3C4510B都无法实现。网络上有人用volatile关键字解决外设访问问题。volatile关键字是在源代码中给编译器看的,它可能影响编译器的编译结果,但是最终CPU执行都体现到汇编语句,如果汇编语句都不能解决Cache问题,volatile语句也是不可能解决的。
对于易变数据的外设使用volatile关键字是应该的,可避免编译器的优化,比如以下语句:
在两次读取portAdd地址的数据相同时等待,可以用到等待信号跳变的程序。如果将volatile关键字去除,有可能经编译器优化,Value2不会从实际的portAdd地址读取数据,而是利用Valuel读取语句的中间寄存器直接获得。
4 本文解决方案
由S3C4510B手册上第5节的第4页可知,可以通过两种方式保证Cache数据的正确:
①对Cache映射表的Tag RAM数据清零。Cache映射表数据一般是通过上电复位清零的,如果Cache或内存段的设置被修改,则会造成Cache映射表数据废弃,这时就需要通过程序对Cache映射表数据清0。
②S3C4510B提供非Cache方式访问控制位,控制位ADDR[26](地址线26位)为"1"时,按非Cache方式访问。因此,Cache使能的情况下,地址0x000 0000~0x3FFFFFF按Cache方式访问,而0x400 0000~0x7FF FFFF按非Cache方式访问。实际上,0x000 0000+offset与0x400 0000+offset(offset在0x000 0000~0X3FF FFFF之间)是同一地址,不同的是Cache是否起作用。
可以得到两种解决方案:
(1)Cache映射表手动更新 既然在开关Cache之后内容过时,并且CPU不会自动刷新,可以通过手动更新的办法来抛弃废旧信息。也就是说,将Tag RAM区(前面所说的Cache映射表)清除,这样所有Cache数据区的内容都不使能,再次读取数据时同时更新Cache映射表和Cache数据区内容,之后才能使用。清除操作将Tag RAM的1 KB内容清零,需要消耗一定时间;并且这样操作后Cache是0命中率的,只有一定访问次数后Cache信息重新填满,才能恢复正常的命中率。因此,频繁地开关Cache时采用这种方案是不可取的。
(2)bit26位控制Cache使能
S3C4510B的地址线为26位(bit0~bit25),实际上CPU可访问空间为32位(bit0~bit31)。一般我们都不使用bit26~bit31,不过S3C4510B的这些位有着特殊的控制功能。通过bit26的高电平可以禁止该地址的Cache功能,因此将外设的地址由原来的ADDR_PORT改为(ADDR PORT∣(1<<26)),就可以实现外设访问时Cache不使能。这样就不用改为SYSCFG的Cache使能控制位。比较来看,SYSCFG的Cache使能位是控制整个CPU访问的Cache使能与否,而bit26只控制当前访问的一个具体地址的Cache使能与否。采用这种解决方案理论上有依据,并且可以最大程度发挥CPU的功能。
5 修改程序后的试验结果
修改Cache解决方案后,可以解决内存访问错误的问题。经过测试,采用"bit26位控制Cache使能"的方案可以顺利访问外设,代码执行始终是在Cache使能的情况下,并且不影响内存数据。若完全关闭Cache的程序,执行同样代码需要花费5~8倍的时间。
作者:林先贤(东软飞利浦医疗设备系统有限责任公司,沈阳 110171
来源:21IC电子网