基于ARM和FPGA的微加速度计数据采集系统设计

摘要：基于常用的MEMS惯性器件微型加速度计，介绍一种采用ARM和FPGA架构来采集加速度数值的设计方案，微加速度计的模拟输出信号经A／D芯片转换后由FPGA进行处理和缓存，然后ARM接收FPGA的输出数据并对数据进行显示和存储．对如何用FPGA实现该数据采集系统的传输控制和数据缓存，以及FPGA与A／D转换芯片和ARM的接口设计给出了说明，实现了加速度数值的采集、传输、显示和存储，该方法配置灵活、通用性强，可以较好地移植到相关器件的数据采集系统中。

关键词：数据采集；微加速度计；FPGA；ARM；TLC0820

0 引言

加速度计是一种应用十分广泛的惯性传感器，它可以用来测量运动系统的加速度。目前的加速度计大多采用微机电技术(MEMS)进行设计和制造的微型加速度计，由于采用了微机电技术，其设计尺寸大大缩小，一个MEMS加速度计只有指甲盖的一小部分，MEMS加速度计具有体积小、重量轻、能耗低等优点。

随着微加速度计的应用越来越广泛，对于微加速度计的数据信号采集和存储变得极为重要。传统的数据采集方法多数是用单片机完成的，其编程简单、控制灵活，但缺点是控制周期长、速度慢，特别是对高速转换的数据来说，单片机的慢速度极大地限制了数据传输速度。而FPGA(现场可编程门阵列)具有单片机无法比拟的优势。FPGA时钟频率高，内部延时小，全部控制逻辑由硬件完成，速度快、效率高，适于大数据量的高速传输控制。在高速数据采集方面，FPGA有单片机无法比拟的优势，然而单片机的接口丰富，数据处理能力强，便于完成数据的显示和存储等操作。

综合单片机与FPGA的优点，这里介绍一种基于ARM和FPGA的微加速度计数据采集存储系统，结合MXR6150G／M加速度计传感器和TLC0820-A／D转换芯片，提供了一种配置灵活、通用性强的数据采集方案。

1 系统整体设计方案

图1是数据采集系统的总体结构框图，该系统主要由双轴加速度计、A／D转换器、FPGA和ARM处理器四大部分组成。双轴加速度计输出两路模拟信号，分别代表z轴与y轴的加速度值，通过A／D转换芯片把输入的两路模拟信号转换为8位的数字信号，FPGA接收来自A／D转换芯片的数字信号，并对数字信号进行处理，处理后的数据经过FPGA中的FIFO存储器缓存后由ARM处理器采取中断方式接收采集，采集到的数据可以通过串口通信在PC机上实时显示，也可以通过IDE接口存储到大容量硬盘。

2 系统硬件设计与实现

2．1 MXR6150G／M加速度计传感器

MXR6150G／M是无锡美新半导体公司生产的双轴加速度计传感器，它采用标准的亚微米CMOS工艺制造，可以测量从-5g～+5g(g为重力加速度)范围内的加速度信号，该加速度计是利用两路模拟电压反映加速度值的大小，当加速度计静止，加速度值为0时输出电压为1．50 V，电压输出灵敏度为150 mV／g。图2为此加速度计的外观顶视图，表1为加速度计的引脚描述，其中引脚7和引脚6分别输出x轴和y轴的加速度分量。实际加速度的值需要将x轴与y轴加速度的值进行合成得到，这可利用FPGA的并行计算处理来完成。

作者：秦 奎，张卫平，陈文元 上海交通大学 来源：现代电子技术