高速数据传输接口DDR2 I/F 的特性及测试

前言

近年来随着视频设备、个人电脑的发展，在这些设备上进行的3d处理，视频交换以及复杂的运算导致数据量急剧增大，为了满足这些数据要在处理器、memory和外围设备之间的高速交换，近年来出现了多种多样的高速接口。同时，由于数据的高速传输，也给测试带来的新技术上及测试成本上的挑战。本文将基于advantest的t6500系列测试系统，针对最近出现的高速数据传输接口ddr2 i/f的特性及测试进行简单介绍。

高速memory i/f概要

为了简单说明，表1列出了从1990年至今 pc memory总线，微处理器，memory单元以及高速接口的对应情况。从表中可以看出传输总线的速度随着从sdr到ddr2的转变而迅速提高。随着数据量的日益增大，ddr2存储器已成为内存和图形处理芯片的主流应用。因此，soc芯片中的ddr2 i/f 应用也越来越广泛。

ddr2在memory cell和i/o buffer间集成了4 bit 的pre-fetches传输线，相同频率的ddr1只集成了2 bit，因此ddr2的数据频率可以达到ddr1的2倍（如图2）。

ddr2 i/f高速信号传输原理

ddr2 i/f的管脚示例如图3，决定ddr2 i/f i/o特点的管脚是dqs(data strobe signal)和dq(data)。clk用来提供外部时钟信号，command用来提供控制指令，dm用来屏蔽某些数据位的输出。

与传统的数据传输方式不同，ddr2数据(data)的输入输出并不是与外部时钟信号同步，而是由差分的dqs(data strobe signal)信号进行控制。如图4所示，dq的数据输出是有dqs的上升沿和下降沿触发的。通过这种方式，可以实现ddr2芯片数据的高速传输。　　

来源：EDN电子设计技术