一种高速PCI数据采集处理系统的设计与实现

摘要：针对图像处理中数据采集与处理的现状,介绍了基于DSP和PCI控制器的高速数据的实时采集、存储和处理的方法,并分别对电路原理图的硬件设计和PCI接口的软件设计做了阐述。该系统主要采用了DSP芯片来实现各种数字信号处理的算法程序,PCI总线控制器来实现PCI总线接口,以及CPLD作为控制DSP与PCI之间能够正常进行数据传输的枢纽,从而实现了数据的高速、高精度处理,为图像采集与处理提供了新的方法。

1 引言

随着计算机技术的发展与成熟，数字图像处理成为一个迅速发展的学科。由于图像处理 的数据庞大，必须保证在规定时间内有足够的传输速率和存储容量，高速数据的传输与存储 往往会形成现代数据处理系统中的技术瓶颈。数字信号处理器能高速的处理数据并且具有强 大的数字吞吐能力，因此在数字采集处理领域有着广泛的应用。而PCI总线也因为极高的数 据传输速率、独立于存储器以及能支持多个外设逐渐成为数据采集领域中的主流微机总线。 由于PCI总线协议的复杂性，其接口电路实现起来并不容易。但采用通用PCI接口芯片却能 达到事半功倍的效果。本文介绍了基于DSP芯片和PCI总线控制芯片搭建的高速数据采集与 处理系统的硬件设计和软件设计。

2 高速数据采集系统硬件设计

2. 1 数据采集处理系统的主要指标

1）该系统能够完成超高速数据采集、实时数据处理和板上大容量数据存储；

2）系统采样频率达到400MSPS；

3）板上DSP负责数据预处理，如FFT，FIR等

4）为了实现数据的实时存储，板上需要大容量的SDRAM；

2.2 总体设计

由设计指标可知，数据采集与处理系统应由DSP芯片、PCI总线控制器、CPLD芯片、外 部存储芯片和外部FIFO芯片等组成。图2.1给出了系统的结构框图。

图2.1 高速数据采集处理系统的结构示意图

该系统分为三大模块，数据采集与处理模块、PCI总线接口模块和CPLD控制模块。下面分别进行介绍。

2.3 数据采集处理模块

数据采集模块包括 DSP 芯片、同步动态随机存取存储器（SDRAM）、FLASH 程序存储器 和外部FIFO。DSP 芯片是一款32 位的浮点芯片TMS320C6701，其功能是进行数据采集， 包括从串口进来的同步串行数据和从PCI 总线传来的32 位并行数据；另外它还可以对采集 到的数据进行简单的处理。DSP 芯片主要涉及到三种主要类型的存储器外部FIFO、SDRAM 与FLASH 接口问题，这些都是通过DSP 的外围存储器接口EMIF 来实现的。其中FIFO 用 于与PCI 接口控制器S5933 缓冲采集到的图像数据；外部存储器SDRAM 存储图像数据， 并在图像处理过程中存储必要的数据；系统设计中选择闪存FLASH，用来装载引导程序和 图象处理主程序。图2.2 给出了DSP 芯片的EMIF（External Memory Interface）分别与FIFO、 SDRAM 和FLASH 的接口框图。

2.3.1 DSP 与FIFO 接口部分硬件设计

图 2.2 给出了DSP 芯片的EMIF（External Memory Interface）与两片触发式FIFO 的接 口框图。图中的触发式FIFO 宽度为16bit，通过两片FIFO 扩展使得数据总线为32bit。系统 采用TI 公司的触发式FIFO SN74ALVC7804，DSP 将32 位并行信号传送到FIFO 的输入端， 当SN74ALVC7804 半满时，其半满信号/AF 用于通知TMS320C6701 FIFO 的数据已经装满 一半，产生中断INT6，S5933 可以开始读取数据，这一中断由CPLD 来实现。

2.3.2 DSP芯片的数据存储器的接口部分硬件设计

系统采取SDRAM来实现图像实时图像数据存储，由于本系统目前的图像数据为16bit RGB格式。所以系统采取总线宽度为16bit的SDRAM，但是由于DSP芯片TMS320C6701的数 据总线宽度为32位，所以要采用两片SDRAM扩展。根据以上所述，系统SDRAM选用了两 片容量为4Mb的HY57V641620。其存储格式为4BANKSx1Mx16bit，足够系统使用。EMIF与 HY57V641620的扩展接口框图见图2.2所示：

来源：维库开发网