高帧频CCD数据采集处理系统的设计

引 言

电荷耦合器件CCD(Charge Coupled Devices)可以将光信号的强弱转化为势阱中电荷量的多少，从而实现光电转换。它在图像获取领域中的应用必然要对CCD输出数据进行采集处理。针对该高帧频相机设计要求，CCD器件选用Sarnoff公司的VCCD512H。结合CCD多路输出的特点，选用高速双通道A／D芯片AD9942对输出模拟信号进行分时转换，并利用FPGA系统资源丰富的特点，将CCD的系统控制和数据缓存集成在一片FPGA内，简化了系统逻辑设计。

1 系统组成

完整的成像系统由光学系统、焦平面电路和数据采集处理电路三部分组成。这里就数据采集处理分为：A／D转换电路和缓存及控制时序设计电路。输入图像经光源照射后，通过物镜成像在CCD光敏元件阵列上，CCD通过驱动电路完成电信号的读出。在控制电路的作用下，CCD输出信号进行缓冲放大，并经A／D转换电路进行数字化处理。通常同步采样的数据由控制信号控制双口RAM实现数据存取，为了简化电路，以Xilinx公司的FPGA(XQ2V3000)作为数据采集控制的核心，由其产生CCD驱动信号、A／D控制信号并实现数据存取。系统组成方框图如图1所示。

2 焦平面电路设计

2．1 VCCD512H结构

VCCD512H是美国Sarnoff公司生产的一款背照式帧转移面阵CCD，像元数为512×512，光谱范围为400～950 nm。VCCD512H图像传感器由感光区、存储区、水平移位寄存器和输出电路等部分组成。感光区和存储区都包含有16个子阵列，每个子阵列含有256×64个有效像元，每个子阵列对应一组读出寄存器，整个像面则由16个子阵列，共512×512个有效像元构成，实际应用中根据工程需要采用两行合为一行的工作方式，即有效像元为512×256，每一路的有效像元数为128×64个，像元读出速率为2 MHz。

2．2 缓冲放大电路

光信号经VCCD512H传感器后输出的电信号有如下特点：负极性信号；包含有周期性的复位脉冲串扰；有效信号幅度值较小；像元读出速率快。

CCD输出信号的上述特点决定了它不能直接送入A／D转换器，必须从硬件上进行一系列的预处理，包括信号前置反向、阻抗匹配、放大、滤波即消除信号中的复位脉冲、噪声等所造成的干扰。

在电路设计中，由CCD读出的未经相关双采样的电信号，首先经过一级射极跟随器，并在输出端接一级RC滤波器滤除噪声，然后交流耦合至差动输出放大器，由110 Ω屏蔽双绞电缆连接至差动接收、缓冲，到采样保持电路。

2．3 驱动电路

VCCD512H正常工作时需要11路驱动信号，这包括加在感光区的三相时钟脉冲A1，A2，A3;加在存储区的三相时钟B1，B2，B3；加在读出寄存器的三相时钟C1，C2，C3；清除残留电荷的复位脉冲RET；箝位脉冲CLAMP。以上驱动信号均由FPGA产生时序，但其时序不能直接输送给CCD芯片，一方面因为CCD驱动电平比较特殊；另一方面，CCD各移位寄存器等效于容性负载，而且各级容性负载不尽相同，所要求的驱动电流也不相同。所以在驱动电路的选择上，应选择具有较高电容负载驱动能力和较高工作频率，该设计选用EL7212。

3 数据采集处理

3．1 A／D变换电路

3．1．1 A／D芯片介绍

A／D芯片是数据采集系统的核心器件，数据采集系统性能在很大程度上取决于A／D芯片的性能。根据项目要求A／D器件的分辨率应为12位，转换速率为16 MHz，共16路，故选用高速A／D芯片AD9942。因它可实现两路模拟信号的40 MHz速率相关双采样(CDS)，0～18 dB 9 b可变增益放大(VGA)，40 MSPS模／数转换器(ADC)，多极暗电平箝位控制。AD9942功能框图如图2所示。

3．1．2 A／D功能实现

多路模拟信号的同步采样一般有两种实现方法：一种为多个A／D转换器同时进行转换；另一种为仅有一个A／D转换器，各通道同时采样，然后分时转换。针对该系统，AD9942的像素时钟可以达到40 MHz，且为双通道同时转换，故采用分时转换即可实现系统要求，且可以节省成本。实际应用中将CCD的16通道分成上下两个半帧，上半帧8个通道分时复用AD9942的A通道进行A／D转换，下半帧8个通道分时复用B通道进行A／D转换。

硬件电路实现时，需要将CCD输出的每一路模拟信号通过采样保持电路，对模拟输入信号准确采样，并将采样结果保持一定时间，通过两个8选1模拟开关，分别送到A／D变换器的A通道和B通道。分时复用实现原理图如图3所示。

作者：黄 磊1，李自田2，孟 楠1,3，刘美莹1,2 来源：现代电子技术