基于DSP的1553B总线系统设计与实现

通过对以上寄存器的配置。即可完成BC模式的操作。其初始化流程图如图4所示。

4．2 自检模块

自检模块主要完成对BU-64843的4 kB RAM空间的检查，看是否出现错误。实现方法是向该内存空间写入连续的数据，然后读出来比较看是否相等，若不相等则表示有错，记录下所有的错误数并把这个错误数通过串行口发送给上位机。

4．3 中断模块

驱动程序的中断模块分为2部分：1)用于接收1553B总线到来的数据，响应1553B总线数据的中断。利用F2812的XINTl，XINTl采用脉冲下降沿触发中断方式；2)用于接收上位机向DSP发送的命令，接收上位机的命令是通过F2812的串行通信接口(SCI)来进行的，利用F2812的SCIT-XRXINT中断。在XINTl中断服务子程序中设置"读总线数据标志"，在异步串口中断服务子程序中设置"读串口数据命令标志"。在查询模块中，可以通过查询这两个标志，来判断是否有总线数据到来以及是否有上位机的命令到来。

4．4 查询模块

在查询模块中，当"读总线数据标志位"有效时，F2812就从BU-64843的命令堆栈相应地址处开始依次读4个地址单元的内容。分别为数据块状态字、时间标志字、数据块指针和接收到的命令字，根据命令字和数据块指针到数据堆栈读取总线数据，然后将接收到的总线上的数据转发出去。

当"读串口数据命令标志位"有效时，RX接收上位机的命令，根据不同的命令实现相应的功能。为了能够保证与上位机实现可靠的握手，在查询程序中设置了一个数据缓冲区，在查询程序中对缓冲区中的数据进行判断，看是否收到一帧完整的命令。若收到一帧完整的命令，则根据不同的命令设置系统的启动、停止、自检等相应标志，并将缓冲区中的数据依次向前移动一帧，数据指针也向前移动一帧。

5 结论

本文对1553B总线协议及其接口芯片BU-64843的功能、配置进行详细说明，并介绍了定点DSP TMS320F2812的基本性能和特点。在此基础上实现了基于F2812和BU-64843的1553B总线接口的硬件电路和软件的设计。BU-64843作为全3．3 V供电的1553B总线终端之一，方便与DSP芯片F2812连接。BU-64843芯片功能强大，同时设置也很复杂，因此，对接口芯片的掌握，不但要从硬件接口上入手，还要熟悉其内部寄存器的相关配置。基于DSP的1553B总线接口设计方案有效解决了通讯实时性要求高的问题，对地面电子检测系统的应用具有参考价值。

作者：黄长春，徐抒岩，胡 君 中国科学院 来源：电子设计工程