FPGA并行数字序列传输与接口技术应用

3.2 算法的Verilog 数据流描述：

1）一个节点的模块：

2）顶层整体调用模块

3）信息传输界面问题

上述人工神经网络运算中不同层次间的数据交错序列式传输采用了如下方式：从输出到 输入、从输入到运算逻辑通过wire 定义的网线执行无延时传输；各节点输出通过reg 定义 为寄存器，使信号能实现各自异步计算而同步输出的效果，而输出的条件用always 进行检 测。逐层的交错传输采用顶层模块套用子模块的方式进行，同一层次的各节点的同类型运算 均并行操作，既节省了时间，又节省了模块。

4 结束语

通过网线、寄存器、锁存器、多层次模块套用等技术的应用与数学算法的变换处理，大 多数现代信息处理、统计学计算及控制过程的复杂算法都可以实现完全并行处理与序贯交错 传递的最佳时间性综合运行而体现其快速、递推、多维和实时性。 在Xilinx 公司提供的 ISE10.1 设计工具软件平台上对LC3S400PQ205 型FPGA 产品进行上述简单前向型人工神经网 络的硬件结构数据流描述设计，得到的整体模块只占用了将近15 万个门（而整个芯片具有 40 万个门），完成一组采样值的全过程计算时间为16ms。加上FPGA 的在线实时可重构性， 使得该项技术可以在宇宙或环球航行、高空与深海测量、危险区或动物体非介入性试验等多 种领域的高科技信息处理与控制中发挥特殊作用。

本文作者创新点：提出了一个基于FPGA 的信息处理的实例：一个简单的人工神经网络应用Verilog 语言描述，该数据流采用模块化的程序设计，并考虑了模块间数据传输信号同 步的问题，有效地解决了人工神经网络并行数据处理的问题。

作者：王暄　曹辉 马栋萍 来源：微计算机信息