- 易迪拓培训,专注于微波、射频、天线设计工程师的培养
RS通信编码器的优化设计及FPGA实现
录入：edatop.com 点击：
3 RS编码器的设计
在GF(2m)域上的加法运算实际上就是每位作异或运算，由异或门组合而成即可。
由于优化了生成多项式g(x)，这里只需要在ROM中存入
的乘法表即可。
由加法模块和乘法模块组成的一级模二运算电路如图1所示。
作者：陈 晨 徐 伟 金 光 来源：现代电子技术
上一篇：基于EEMD的信号处理方法分析和实现
下一篇：基于DSP的语音降噪系统设计
