首页 > 无线通信 > 技术文章 > TMS320F2812与ARINC429数据总线之间的通信设计

TMS320F2812与ARINC429数据总线之间的通信设计

录入：edatop.com 点击：

2．1 TMS320F2812

在整个系统中，TI公司的DSP芯片是整个接口系统的核心，采用TMS320F2812，主要用来控制各个部分协调工作，完成对接收/发送数据的处理和与CPLD配合产生收发模块所需要的控制信号。作为TI公司首推的TMS320F2812具有很高的性价比，广泛应用于工业控制，特别是应用于处理速度、处理精度等方面要求较高的领域，在电子控制领域发挥着重要的作用，推动了电子信息化的进程。由于TMS320F2812采用了先进的改进型哈佛结构，流水线技术，指令执行速度快，具有可高达150 MIPS的处理能力，完全能够满足ARINC429信号的处理。并且片内具有128 k Flash存储器，使得电路的设计比较简单。

2．2 HS-3282简介

HS-3282是美国Harris公司生产的专门面对ARINC429总线的一种高性能CMOS总线接口芯片，能满足ARINCA29协议的译码、时分复用、串行数据协议等标准的要求。当它与驱动芯片HS-3182配合使用时，能正确收发ARINCA29规范数据，且抗干扰性能好。因而采用其来设计ARIN-C429总线接口电路既简单、有效，又能保证可靠性。

HS-3282包含两路接收器和一路发送器，接收器和发送器分别独立工作。两个分别独立的接收器直接与ARINC429总线相连，并以十倍于接收数据速率的频率工作，发送器的数据速率可以与接收器速率相同或不同。尽管两个接收器工作在同一个频率下，但是它们独立工作并异步接收串行数据。ARINC总线接口芯片发送器主要包括FIFO存储器和时钟电路。FIFO存储器能够为发送器连续保存8个ARlNC数据。时钟电路用来正确分隔每个ARINC数据字以满足ARINC429规范。尽管ARINC429规范指定为包含校验位的32位字，通过编程，HS-3282的数据字长度也可以为25位。HS-3282接收器是将串行429数据转换为2个并行的16位数据，而发送器则是将2个并行的16位数据转化为串行429数据。

2．3 ARINC数据收发模块

该模块主要完成ARINC429数据的接收、发送和速率转换等功能，利用1片高性能的ARINC429数据收发芯片HS-3282和1片ARINC429数据发送驱动芯片HS-3182完成一路接收和一路发送通道，由它们完成数据缓存，串/并、并/串转换和系统内部逻辑信号与ARINC429差分信号的转换。

HS-3182为正式差分输出，用来把要发送的信息转变为符合ARINC429传输规范的电平，与驱动芯片HS-3182相连的电容用来改善输出数据的上升沿和下降沿，这里对于不同的数据传输速率选择不同的电容，75 pF电容对应ARINC429总线高速工作状态，300 pF电容对应低速作状态，这两个电容极其重要，为了提高稳定性、降低干扰，最好采用军品电容。

数据发送单元主要完成把并行的信息转化为串行信息，再把串行信息转变为双极性归零码，发送至ARINC429总线。数据接收单元主要把ARINC429总线上来的双极性归零串行信息转变为一般的串行信息，再经过移位寄存器转换为并行信息。ARINC429数据发送/接收单元的原理图如图2所示。

HS-3282中D/R1接F2812的外部中断，使429数据接收为中断接收；CWSTR、ENTX、TX/R、MR等经电平转换连接到F2812的I/O口；429DI(A)和429DI(B)直接连接429总线，接收来自429总线的数据；429D0及/429D0和HS-3182的DATA(A)、DATA(B)连接，将HS-3282发送器的数据经HS-3182驱动后发送至429总线。

2．4 CPLD逻辑控制

对于F2812，每个区域的读、写操作时序都可以单独配置，且每个区域都有片选信号，当片选信号被置低(置0)，那么当前用户将访问相应的存储空间(读、写操作)。在本系统中，选用Zone0空间，Zone0占用的外部总线地址为0x2000～0x3FFF，当XA[13]为高电平，XA[14]为低电平时选择ZoneO空间，Zone0片选使能逻辑如图3所示。

CPLD集成了系统地址选择模块，实现对外部器件的访问。CPLD的逻辑功能决定了HS-3282的功能地址，通过地址译码产生HS-3282所需要的控制信号PL1、PL2、EN1和CWSTR所需要的控制信号。系统中译码模块的逻辑如图4所示。由片选使能和CPLD译码逻辑可得PL1、PL2、EN1和CWSTR的选通地址。