超高频RFID标签芯片基带处理器的低功耗设计

　　3 芯片测试

　　首先采用FPGA完成芯片的功能验证，以FPGA的可编程逻辑阵列为基本单元，实现ISO18000-6B的数字基带功能的硬件仿真验证。然后使用ASIC芯片设计EDA工具将RTL顶层描述映射为基于TSMC提供的目标工艺库的基本数字单元的物理电路，并生成CAD版图且提交给TSMC半导体工厂制作出来。

　　进行芯片测试时，利用先施阅读器产生RFID各种命令信号，经解调后输入到待测试芯片的数据输入端。芯片在电源、时钟源信号、复位信号的共同激励下进入正常工作状态并对输入命令数据进行响应，将数据输出到调制电路，然后反射回阅读器。阅读器根据接收到的信号决定下一步操作。在阅读器和待测芯片的交互过程中，可用逻辑分析仪观察中间过程。图4为先施阅读器对测试芯片发送read命令时，用逻辑分析仪捕捉的内部信号，其中信号data_in为解调器解调出的前向链路数据，信号data_out为芯片的返回数据。

　　从已流片芯片的测试结果看，标签芯片数字系统的设计很好地完成了符合ISO18000-6B协议的所有强制命令以及读写操作和锁存、查询锁存等基本功能，且在阅读器存盘操作下的平均速率为45～60张/s，功耗为3.10μW，很好地完成了低功耗无源电子标签的设计。

　　参考文献

　　［1］ FINKENZELLER K.RFID Handbook：fundamentals and applications in contactless smart cards and identification. 2nd Ed，Wiley，2003.

　　［2］ KARTHAUS U，FISCHER M.Fully integrated passive UHF RFID transponder IC with 1617 L W mini mum RF input power［J］.IEEE Journal of Solid-state Circuits，2003，38（10）：1602-1608.

　　［3］ GLIDDEN R.Design of ult ra-low-cost UHF RFID tags for supply chain applications［J］.IEEE Communication Magazine，2004，42（8）：140-151.

　　［4］ RICCI A，GRISANTI M，De Munari I，et al.Design of a low-power digital core for passive UHF RFID transponder ［C］.In：DSD（Digital System Design）：Architectures，Methods and Tools 2006，9th Euromicro Conference，2006：561-568.