FPGA的通信系统基带验证平台的设计

各单元模块的功能如下：

电源部分：负责给FPGA和其他电路供电。

FPGA和外围电路：主要由两片300万门级的FPGA器件构成，配置电路用于启动后完成对FPGA的自动配置。其他主要外围电路还有存储器(SRAM和SDRAM)及串口通信电路。

时钟和复位电路：为FPGA提供系统时钟和复位信号。

模数和数模转换电路：主要是1片用于将数字信号转换成模拟信号的ADC，以及l片将模拟信号转换成数字信号的DAC。

整个系统平台的工作原理是：两片FPGA分别设计成发射机(图l中的FPGA_TX)和接收机(图l中的FPGA_RX)。测试向量进入发射机后，经过基带编码和调制，通过DAC转换成基带模拟信号。ADC及接收电路接收电缆传输过来的信号，将其转换成数字信号，经接收机解调和解码后还原为原始数据，并与测试向量比较，获得误码率等性能指标。

3 功能单元的电路实现

3.1 FPGA及其配置电路

VirtexⅡ系列FPGA是Xilinx公司推出的针对高性能可编程解决方案的首款平台级FPGA器件。Virtex-Ⅱ系列器件采用先进的O.15 μm/0.12 μmCMOS 8层金属混合工艺设计，内核电压为1.5 V，根据输入输出参考电压的不同设计可支持多种接口标准，内部时钟频率可达420 MHz，被认为是高速低耗的理想设计。

Virtex-Ⅱ系列器件特性：

(1)内部时钟频率可达420 MHz，输入输出速率可高达840MHz。

(2)内嵌18x18专用硬件乘法电路和超前进位逻辑链(Look Ahead Carry)实现高性能的算术处理功能。

(3)高性能的内部存储器Select RAM，每个块存储器容量为18 KB。最多提供3 MB的块存储资源以及1.5 MB的分布式存储器资源。

(4)多达12个数字时钟管理模块(Digital Clock Manager，DCM)和16个全局时钟多路复用缓冲器，提供了灵活的系统时钟解决方案。

(5)Virtex-Ⅱ采用数控阻抗匹配技术(Digital Controlled Impedance，DCI)，可减小因阻抗匹配问题而造成的系统不稳定，并减小PCB因终端匹配电阻导致的复杂性。

本平台采用两片300万门的Virtex-Ⅱ FPGA器件，型号为XC2V3000C，从兼容性和扩展性考虑，选用FFl152封装，该封装与XC2V4000/6000/8000的FPGA引脚兼容，便于系统升级。

Virtex-ⅡFPGA的配置信息存储于SRAM中，掉电后配置信息丢失，上电后需要重新配置下载。Virtex-Ⅱ系列器件配置有5种模式，JTAG/Botmdarv Scan、Master Scrial、Slave Serial、Master SelectMAP、Slave SelectMAP。其中Master SelectMAP和MasterSerial需要使用Xilinx专用的PROM。

作者：沈梁 蒋一琦   来源：国外电子元器件