多路同步串口的FPGA传输实现

差分对中的两个信号总是传送互补的逻辑值，所以当上图中的IN_P为逻辑1时，IN_N则为逻辑0，反之亦然。并且布线时，差分对的两条线路布线得非常的近，因此噪声对他们的影响都是相同的。接收端只对两个信号的差异感兴趣，若两个信号相同，则对此不敏感。

结语

利用DSP的实时数据处理能力与FPGA优越的硬线逻辑设计相结合，保证了多通道数据采集系统的实时性和精度要求，实现高速数据传输，同时简化系统硬件设计，缩小系统体积，具有极高的性价比。系统的数字部分硬件采用Verilog硬件描述语言实现，便于修改和升级，可根据实际测试应用需求作灵活的改进。本数据采集传输模块已成功实现，并取得了良好的应用效果。

参考文献：

[1]吴继华,王诚. Altera FPGA/CPLD设计(基础篇)[M]. 人民邮电出版社 2005：64-65

[2]www.altera.com

[3]ADSP-2126x SHARC DSP Peripherals Manual. 2004

[4]夏宇闻.Verilog数字系统设计[M].北京：北京航空航天出版社，2003

[5]CLIVE "Max" MAXFIELD. FPGA设计指南器件、工具和流程[M]. 人民邮电出版社. 2007