基于串行RapidIo协议的无线通信基带处理系统架构

3．1 优点分析

(1)系统具有很强的灵活性和可扩展性

灵活性和可扩展性是该系统架构最大的优点。不同的通信协议，其需要实现的功能以及数据的处理流程往往是不一样的。即使是同一种协议，也会因为应用场景的不同而存在不同的需求。这些差异化的设计如果能在同一个硬件架构中实现，将会为设计者带来巨大的便利。串行RapidIO是点对点的高速接口，图2中各芯片可以通过SRIO SWITCH自由收发数据。同时，连接到SRIO SWITCH的处理器件个数可以在一定范围内自由地增减，因此该架构可以实现不同的拓扑结构，以满足不同的设计需要。

(2)任意两个芯片间都可以进行数据的高速低延时传输

串行RapidIO协议1．3拥有两种传输模式和三种传输速率。两种传输模式分别为1x和4x，即发送和接收分别各有1对或4对差分线。差分线又有三种传输速率可供选择，分别是：1．25Gb／s，2．5 Gb／s，3．125 Gb／s 。因此，芯片间的采用4x模式(1x模式)进行信号传递的最大流量可以达到12．5 Gb／s(3．125 Gb／s)。除去串行传输中的8 B／10 B编码开销、协议包开销以及控制符号开销后，有效载荷流量可以达到9 Gb／s(2．3 Gb／s)左右。9 Gb／s的流量可以轻松地满足现代通信系统的需要。

(3)支持数据的分布式处理

随着第三代无线标准的发展演进所带来的更高的用户数据率，基带处理系统对数据处理性能的要求也在持续增加。为了解决芯片处理能力不能满足系统发展需要的矛盾，在该架构中引入了分布式处理技术。由于RapidIO支持组播功能，数据可以通过图2中的CPRI与SRIO的桥接器或某个FPGA以组播的方式同时向多个DSP传送数据，每个DSP会根据自身的控制信息对数据进行不同的处理，完成处理后的各DSP会将数据发往同一个FPGA进行合并，从而完成对数据的分布式处理。

(4)上下行处理合并在同一个板上

将上下行处理合并在同一个板上是该架构的又一大特点。上下行的合并有利于对资源的充分利用，同时也可以根据场景的不同灵活地分配上下行资源，充分地体现了高性能、低消耗的特点，使其具有很强的现实意义。

(5)具有高稳定性和易于布局布线的特点

由于串行RapidIO提供了可靠的错误检测机制，并且将传输时钟嵌入到数据中，消除了数据与传输时钟之间的信号偏移，因而使得芯片间的数据可以准确、稳定地传输。另一方面，串行RapidIO即使工作在4x模式下也只需要19个引脚，其低引脚数的特点使得各芯片在布局布线方面的复杂度显著降低，变得十分简单。

3．2 测试验证

硬件实现图2所示的架构共使用了1片MPC8572CPU，2片VIRTEX-5LXT系列的FPGA(FPGA1／2)，3片 TNS320TC16488 DSF(DSP 1／2／3)以及TS1578 SRIO SWITCH。其中，CPU和FPGA均采用3．125 Gb／s的4x模式；DSP则采用3．125 Gb／s的1x模式。

表1显示了多条数据通路同时进行数据通信的实测峰值流量。其中，任意一条数据通路的发送流量与接收流量都是相等的，由此可以证明该架构可以对数据进行可靠完整的传输。与此同时，4x模式(1x模式)下的数据流量可以达到8．76 Gb／s(2．23 Gb／s)，这与第3．1节中分析的最大9 Gb／s(2．3 Gb／s)左右的流量相吻合，也验证了该架构对数据的高速低延时传输特性。

为了验证该架构进行分布式处理的可行性，特意在FPGA 1与DSP1／2／3之间进行了多播实验。实验结果如表2所示，各DSP均能接收到来自FPGA 1的多播数据，且各DSP的接收流量与FPGA 1的发送流量相同，由此可以推断各DSP能完整接收FPGA 1发送的多播数据，从而证明了分布式处理是可行的。另外，从测试结果可以发现，不同的数据通路在同一时间段均能近似以最大流量的方式进行通信。这充分说明了该架构具有点对点灵活通信的特性。

通过以上的测试验证，一方面证明了第3．1节中的优点分析是正确的。另一方面也证明了使用本文提出的架构方案完成各芯片间的数据传输是合理可行的。对于本文提出的架构而言，各种拓扑结构均能通过Ra-pidIO实现，因此，保证了数据在各芯片间能够自由可靠地传输，确保了该架构能够很好地完成基带处理任务。

4 结 语

串行RapidIO是一种用于芯片或背板间互联的新型高速接口。本文提出的基于串行RapidIO的无线通信基带处理系统架构具有灵活、可靠、高性能等特点，使其相对于传统的基带处理系统架构体现出了很强的优越性，能够很好地满足无线通信技术的发展需求，具有很长的生命周期和广阔的应用空间。