赛灵思射频和基带解决方案

射频解决方案

在射频功率放大器核心，数字处理要求与模拟架构密切相关。赛灵思与客户携手，共同优化赛灵思算法及客户专用的算法。这种密切的合作关系催生了大量根据客户的具体要求定制的高带宽、高性能CFR及DPD设计。

赛灵思射频解决方案主要包括以下技术优势：

(1)灵活的技术。实现高效、集成、多模、多标准射频；远程升级功能可避免技术过时风险。

(2)性能和可扩展性。满足多方面的客户需求而无需修改PCB。

(3)低功耗。低功耗器件，为高级算法提供理想的平台，降低系统级功耗。

(4)低成本。高级数字算法，降低功率放大器的投资成本和运营成本；通过非常高效的架构和IP来减小FPGA尺寸，降低硅元件成本。

(5)集成和可靠性。可集成到单一器件中，提高可靠性，最大限度地降低现场设备返还和后端服务成本。

该方案可用的3GPP-LTE功能是3GPP-LTE数字前端接口，包括LTE优化的DUC、DDC、CFR和DPDIP。

赛灵思射频解决方案应用实例：单一扇区HSPA15MHz(3载波)，带分集射频卡；初始设计使用6套ASSP器件，功耗超过8W，定价为219美元(1000件的定价)。这6套ASSP是生产商确保有足够的分集，使他们的器件可满足多个市场的需求所必需的。使用更多集成ASSP可能会减小设备尺寸，但会使开发风险过高。

将这些功能合并到一个FPGA中可以大幅度降低功耗，并将设备成本降低30%以上。赛灵思技术可带来更大的灵活性，帮助在产品的整个生命周期内进一步节约成本。

通过集成所有数字射频功能，单一赛灵思FPGA器件可以降低成本和功耗，同时提高可靠性。

赛灵思基带解决方案

在3GPP-LTE之前已出台的无线标准中规定的系统分区方法足以满足当前的需求。然而，3GPPLTE的低延迟性能要求使DSP和FPGA之间的数据流疲于应付，造成了瓶颈。最新推出的赛灵思LTEChannelUplink和DownlinkLogiCORE可帮助缓解这一问题，因为它们可以将更多基带处理功能集成到FPGA中，带来了降低成本和功耗等额外优势。MIMO处理等新功能对基带系统设计提出了更高的性能要求。赛灵思致力于积极推动这些解决方案的发展，并率先向市场上推出了第一款LTEMIMO编码器。

赛灵思射频解决方案

赛灵思基带解决方案的优势：

(1)灵活的技术。允许在部署完成后修改特性，因此可以从远程对设计进行升级，避免设计过时。

(2)可扩展性。基带设计可以从小型微蜂窝扩展到大型宏蜂窝——甚至毫微微蜂窝集成；通过单一芯片3GPP-LTE基带PHY解决方案降低功耗，提高可靠性。

(3)低功耗。与多DSP器件基带架构相比可大大降低功耗。

(4)低成本。提供符合多个无线标准的单一基带架构，提高工程效率。

(5)可靠性。集成到我们高质量、经过严格测试的标准产品中，提高总体系统可靠性。

该方案可用的3GPP-LTE功能包括：3GPP-LTEChannelUplink和Downlink；3GPP-LTEMIMO编码器；3GPP-LTETurbo编码器/解码器。