数字直放站中CPRI协议的FPGA实现

2．3．2 PCB布板

由于是GHz级的设计，对PCB设计的要求较高．对高速差分布线，特别是光模块和SCAN25100接口走线(图4中的DOUT和RIN)，应该尽量短且不同层布线，减少收发之间的串扰，增加回流过孔减少其他信号耦合，设计好高速差分走线的阻抗匹配，保证高速串行信号的完整性。

3 软件实现

3．1 单片机

实现SPI通信协议．完成对时钟芯片、A/D与D/A的初始化配置，使得时钟芯片提供多路时钟分别给FPGA．SCAN25100，A/D与D/A。实现I2C通信协议，完成单片机与FPGA之间的通信，从而对数字中频进行设置及监控。实现485总线对整个系统进行监控。

3．2 FPGA

主要是完成CPRI的链路层协议。主要分为3个模块，发送、接收、CPRI启动过程模块。其结构如图6所示，FPGA内部实现CPRI的成解帧和数字上下变频(DDc及DUC．这里不在讨论)，发送模块负责把数字下变频数据通过CPRI帧发送给SCAN25100，接收模块则把接收的CPRI帧提取出数字上变频需要的数据。只有当启动模块完成后。输出1个控制信号，数字中频和CPRI之间才能互相传递数据。