数字直放站中CPRI协议的FPGA实现

0 引 言

随着移动通信的发展。通信网络覆盖范围已经成为衡量通信网络运行的重要标准，直接影响着运营商的经济效益。而直放站的发展应用，已成为提高运营商网络质量，解决网络盲区或弱区问题，增强网络覆盖的主要手段之一。一个基站可以与几个直放站相连，可以组成链状、星型、树型等灵活的拓扑结构，使基站的覆盖范围大大增加。同时，既节省空间，又降低成本，提高了组网的效率。

但由于传统模拟直放站设备间没有统一的协议规范，无法满足系统厂商与直放站厂商的兼容，无法实现基站和直放站之间更有效的互通，从而限制了两者之间控制和数据的可靠传输。2003年6年，由包括爱立信、华为、NEC、北电网络及西门子5大集团合力制定了CPRI(Common Public Radio Interface)接口。该组织成立的主要目的是制定这个接口的标准协议，从而使该接口成为一个公共的可用的指标。开放的CPRI接口为3G基站产品和2G数字直放站在增加效益，提高灵活性方面提供了便利。

1 CPRI协议概述

CPRI规范定义了物理层和链路层两层协议，能实现数字基带IQ信号传输时分复用，其协议结构图如图1所示。物理层用千兆以太网的标准，传输的数据采用8 B/10 B编解码，通过光模块串行发送，为达到所要求的灵活度和成本效益，线路比特速率有*．4 Mb/s，1228.8 Mb/s和2 457．6 Mb/s三种。链路层定义了一个同步的帧结构。帧结构包括基本帧和超帧，每个基本帧的帧频为3．84 MHz，包括16个时隙，根据线路比特率的不同，每个时隙的大小分别为1 B。2 B，4 B。其中第一个时隙为控制时隙，其余15个时隙为I/O数据时隙，用来传送I/O数据流。超帧则由256个基本帧构成，256个基本帧的控制时隙共同构成超帧的控制结构(如图2所示)，同时，定义了快速C/M通道(以太网)和慢速C/M通道(HDLC)，用于传送控制类和管理类的数据，可以对直放站进行维护。