CPRI原理及测试解决方案(一)

用户平台信息以IQ数据模式传送。不同的天线载波的IQ数据在电或光传输线上被时分复用方案传输。C&M数据被作为频带协议(时间关键信息化数据)或层3协议(非CPRI规范所定义，位于适当的数据链路层顶部)传送。CPRl支持两种不同的用于C&M数据传送的数据链路层协议——HDLC的子集和以太网。一些附加的C&M数据与IQ数据一起定时多路传输。最后，另外的时段可以用于传送任何类型的厂商特定信息。

目前，新一代基站中的基站基带单元和射频单元之间采用标准CPRI接口，通过光纤将基带单元和射频单元相连，使系统具有开放式的架构。此外，基带部分由于采用了资源池设计，通过增加资源处理板的方式就可以支持平滑扩展。由于射频和基带模块间的独立性，这两个模块的增加是完全可以分开进行的，不必涉及到另一个模块，从根本上节约了成本。过去一直让运营商头疼的扩容问题，就这样简单地被解决了。

2.2  CPRI的基本帧结构

CPRI的链路层定义了一个同步的帧结构。帧结构中最重要的概念是基本帧和超帧。基本帧的频率是3.84MHz，每个基本帧包含16个时隙，根据线路速率的不同，时隙的大小分别是1B，2B，4B。基本帧的第1个时隙是特殊的控制时隙，它的具体作用在超帧中定义，而其余的15个时隙是IQ数据时隙，供基站安排需要传送的IQ复用流。用户平台IQ数据所要求的采样宽度依赖于应用层面。该规范提供了通用的映射机制来实现所需采样宽度，上行链路数据宽度在4~l0b间可选，下行链路数据宽度在8~20b间可选。

定义超帧的目的是为CPRI协议增加控制和同步功能。每256个基本帧构成一个超帧。同时，每150个超帧可以构成一个无线帧。256个基本帧的第0时隙共同构成矩形的超帧控制结构。这个控制结构中，逐级嵌套的256个控制字按每4个字一组编为64个子信道。子信道序号Ns=0～63，每个子信道里的控制字序号Xs=0～3，一个嵌套里的控制字序号X=Ns+64×Xs，即每个子通道内的相邻时隙，相互间隔是64个基本帧长度。

同步字节是固定的控制字符k28.5，在8b，10b编解码中作为超帧和基本帧的定位字符。一旦解码模块发现了同步字节，可以根据基本帧与超帧的固定关系推导出时隙结构。超帧号和基站帧号用于与基站的同步。

CPRl支持两种不同类型的C&M信道：

●C&M信道选项1：慢速C&M信道，基于高速数据链路控制(HDLC)。

●C&M信道选项2：快速C&M信道，基于以太网(Ethernet)。

慢速C&M子通道用于传送控制和管理类的HDLC帧。CPRI规范定义的HDLC的链路速率最低达240kbit/s，最高达1920kbit/s。线路告警字节主要发送远端告警、信号丢失、帧丢失等物理层的告警信息。CPRI规范中同时定义了快速C&M通道，快速C&M通道的起始子通道由以太网指针P字节来定义。

2.3  CPRI工作流程

从整个CPRI的工作过程而言，最重要的是如图3所示启动状态机的启动过程，不仅需要硬件支持，而且还要有软件的参与才能完成整个状态机的迁移过程。

图3  CPRI的启动过程

同时，作为室内单元(IDU)和室外单元(ODU)在实现上也会有所不同，IDU是Master模式，负责主要参数的下发、协商等，ODU是Slave模式，负责对下发参数进行响应。而且Master和Slave模式在上面状态机的处理上有所不同。（待续）