FPGA技术在雷达信号模拟器中的应用

由于ROM存储的波形样点的幅度编码由有限位二进制数表示,这样DDS的输出波形就存在幅度量化误差，仅从量化观点看，设正弦波的样点值用D位二进制码来表示,则信号功率与量化噪声总功率之比为6D dB。可见，幅度量化的信噪比随着D的增加而提高。为了在低比特DAC情况下能够采用随机化幅度抖动注入法获得更高的信号质量，在DAC的输入数据被截断成M bit之前，给正弦查询表输出的D bit数据加上一个随机数,这个随机数的范围是0~(2D-M-1)，如图3所示。

通过对一个有5 bit DAC的随机化幅度抖动注入DDS的频谱和两个分别有5 bit和11 bit DAC的普通正弦输出DDS的频谱的比较，随机化幅度抖动注入DDS杂散的电平比起带有相同分辨力DAC的普通DDS杂散的电平至少低10 dB，而与有11 bit DAC的普通正弦输出DDS的杂散的电平差不多。尤其值得注意的是，一直出现在正弦输出DDS载波附近的杂散谱线在随机化幅度抖动注入DDS输出频谱中被消除掉了[5]。

2.2 各种体制雷达信号的实现方法

简单脉冲调制和重频调制雷达信号的实现方法比较简单，这里只描述频率捷变雷达信号、线性调频雷达信号和相位编码雷达信号的实现方法，并给出相应的QUARTUS仿真结果。

(1)频率捷变雷达信号

频率捷变信号与常规雷达信号相比，只是频率发生了变化，而其他参数不变，其既可以实现脉间捷变，也可以实现脉组捷变。当脉间捷变时，只需要在每个调制脉冲期间设置不同的频率控制字即可；脉组捷变是在一组脉冲周期内为一个频率控制字，而在另一组脉冲周期内为另一个频率控制字，根据频率捷变数量循环使用频率控制字。图4所示是只有2个频率的脉间捷变信号的相位累加器输出的仿真结果，为了便于观察，2个频率对应的频率控制字分别定为240和15。

(2)线性调频雷达信号

产生线性调频是在普通的DDS核前面增加了一级频率累加器，定期改变频率控制字，从而改变输出信号的频率。如果频率增量字是一个恒定的值，则输出信号为线性调频信号；如果频率增量字是一个变化的值，则输出信号为非线性调频信号。图5所示为线性调频信号的仿真结果。

(3)相位编码雷达信号

图6所示为5位二相编码信号的仿真结果，其编码顺序是"+ + + - +"，其相位分别在"+ → -"和"-→ +"时发生180°的相位跳变。

本文基于软件无线电的思想，通过在FPGA中实现一个完全的DDS内核，实现多种雷达信号的产生，产生的雷达信号完全能够满足各种雷达信号处理实验的要求。文中讨论了各种信号独立产生的方法，如果将DDS内核中的正弦表设计成双端口存储器，还可以实现任意波形和多种组合波形的产生。

参考文献

[1]    徐袆，姜晖，崔琛.通信电子技术[M].西安:西安电子科技大学出版社，2002.

[2]    何立民.单片机应用系统设计[M]，北京:北京航空航天大学出版社，2002.

[3]    宋万杰,罗杰，吴顺君.CPLD技术及其应用[M].西安: 西安电子科技大学出版社，2000.

[4]    王诚，吴继华，范丽珍，等. Altera FPGA/CPLD 设计[M]. 北京：人民邮电出版社，2005.

[5]    奥本海姆 A V, 谢弗R W. 离散时间信号处理[M]. 西安:西安交通大学出版社，2001.