Cadence：2016，要掌握芯片设计之外的商机

大约每十年，在半导体设计方式以及关键技术改变的驱动下，系统设计通常都会出现重大的移转。在1980年代初期，半导体设计所需要的特殊知识只有半导体业者才有。之后，第一套EDA工具推动了主流的ASIC方法论，因此与系统相关的设计工作就由系统业者来处理，而与矽晶相关的部份就由半导体业者来完成。

下一个改变是无晶圆设计生态系统的进展，让系统业者能够掌握一直到光罩布局的设计。这时，IP产业也开始崛起，为系统业者提供更多支援。但是，随着摩尔定律的持续进展，设计变得越来越困难，因此大部份的设计工作又重新回到半导体业者。
 

Cadence总裁暨执行长陈立武

过去几年来，产业又有了些新的变化。系统业者瞭解到，他们如果只是写软体，并在内建标准微处理的标准半导体产品上执行，并不足以开发出真正具有差异化特性的产品。此外，从应用程式软体到电晶体的整个系统都需要进行同步设计才行。在Cadence，我们将此应用程式驱动的开发流程称为系统设计实现(System Design Enablement，SDE)。

在2016年，我们将看到更多系统业者为消费性电子、企业云端/资料中心、物联网(IoT)和汽车等许多终端应用自行开发更复杂的设计。这是很大的改变，因为系统业者不仅是开发硬体而已。许多软体的开发是利用开放来源软体，而且是在晶片就绪前就已开发完备，因此，软体的最佳化与测试便需要在晶片模型上执行，以实现软/硬体的协同验证。协同验证的关键技术之一是硬体模拟(emulation)。Cadence最近发布的Palladium Z1企业硬体模拟平台，开创了资料中心级硬体模拟的新世代。它能让超过两千位工程师同步且快速地执行软体启用、功耗估算以及系统验证相关的硬体模拟。Palladium Z1的容量最高可达92亿个逻辑闸，并且能提供比其它硬体模拟器更快五倍的处理能力，大幅加速复杂系统的开发时程。

另一个设计趋势是系统业者正抛弃过去挑选个别IP模组再混合搭配的做法，因为这需要费力的整合工作。现在，这些公司改采策略性的做法，采用已包含所有必要IP的参考平台，这样他们便能运用此平台快速地开发软体堆叠。最近的一个实例是，我们为IoT应用开发了一套参考系统，其中结合了ARM IoT子系统和ARM Cortex-M3处理器，以及支援MIPI SoundWire、Quad-SPI和 I2C的Cadence介面控制器。在为快速成长的IoT市场开发创新产品时，参考平台的做法将能大幅降低风险，并减少所需的时间与工作。

虽然商机庞大，但产业仍面临了许多的不确定性。过去一年来，半导体产业启动了前所未有的大规模整并，而且此趋势并没有减缓的现象。虽然这些合并后的企业会因为试图取得成本综效而对EDA产业带来一些挑战，但他们的主要动机是要推动长期的成长，而这有赖于投资研发，才能追求创新。举例来说，当制程持续微缩，IC设计成本已变得非常昂贵。因此，客户将会寻求长期战略夥伴关系，来协助他们实现第一次就能投片成功的晶片设计方案和流程，而不仅仅是缩减EDA工具的成本。

此外，一些大规模的半导体公司正在寻求晶片设计之外的可能性，有些已开始建立包含晶片、韧体、中介软体以及甚至应用程式的完整平台——特别是针对IoT和汽车等新兴市场。此趋势将与文中所述的系统业者趋势汇聚，并将为创新的EDA业者带来长期商机。

与此同时，中国的庞大商机更是不容小觑。越来越多的设计已朝亚洲移转。中国输入的半导体元件数量为全球之冠，然而这些半导体元件会在终端产品制造完成后再重新出口。毫不意外地，中国已制订了策略性的目标来增加其国内的设计与制造，并将投入数十亿的投资金额。这将能为半导体产业带来商机，同时，我们也预期，中国与其他亚洲国家的半导体设计也将越来越接受系统设计的新思路——SDE。