- 易迪拓培训,专注于微波、射频、天线设计工程师的培养
使用QDR-IV设计高性能网络系统之二
录入：edatop.com 点击：
x36器件示例
不进行地址总线翻转：
假设要访问的地址分别为22’h 000199和22’h 3FFCFF。17个地址引脚需要在第一个和第二个地址的逻辑状态间进行切换，如下表所示（红色单元格显示）。这样会增大地址引脚上的切换噪声、I/O电流以及串扰。
表6. 地址总线序列（未进行总线翻转）
| AG[21:0] | 22位（二进制） | |||||||||||||||||||||
| 第一个地址组 - 22'h 000199 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 1 | 0 | 0 | 1 | 1 | 0 | 0 | 1 |
| 第2个地址组 - 22'h 3FFCFF | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 0 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 |
进行地址总线翻转：
根据表5显示，第一个地址组（22'h 000199）满足翻转逻辑条件。因此，存储器控制器发送第一个地址组前，它会将地址组从22’h 000199翻转为22’h 3FFE66，并将AINV引脚置为1。由于不需要翻转第二个地址组，所以存储器控制器可以将其直接发送，并将AINV设置为0。
下表显示的是地址总线翻转的结果。在这种情况下，只有5个地址引脚需要切换逻辑（红色单元格显示）。切换位的总数降低为5，所以降低了由于同时切换输出（SSO）而引起的噪声、I/O电流以及串扰。
表7. 地址总线序列（进行总线翻转）
| AG[21:0] | 22位（二进制） | AINV | |||||||||||||||||||||
| 第一个地址组 - 22'h 3FFE66（翻转后） | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 0 | 0 | 1 | 1 | 0 | 0 | 1 | 1 | 0 | 1 |
| 第二个地址组 - 22'h 3FFCFF（保持不变） | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 0 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 0 |
数据总线翻转
数据总线翻转在数据线路中也类似，但翻转位由存储器控制器在存储器写操作期间生成，并且翻转位由QDR-IV存储器中的翻转逻辑在存储器读操作期间生成。
DINVA和DINVB引脚指示了是否翻转相应的DQA和DQB引脚。DINVA和DINVB均为高电平有效信号。当DINV = 1时，将翻转数据总线；当DINV = 0时，不翻转数据总线。
DINVA[1]和DINVA[0]相互独立并控制与其相应的DQA组。DINVA[0]控制DQA[17:0]（对于x36的配置）或DQA[8:0]（对于x18的配置）。DINVA[1]控制DQA[35:18]（对于x36的配置）或DQA[17:9]（对于x18的配置）。同样，DINVB[0]控制x36配置中的DQB[17:0]或x18配置中的DQB[8:0]。DINVB[1]控制x36配置中的DQB[35:18]或x18配置中的DQA[17:9]。
表8显示的是DINV位说明以及x18和x36 QDR-IV选项的DINVA设置条件。
表8. 数据总线翻转条件
|
| x18 | x36 |
| DINV位 | DINVB[1]控制DQB[17:9], DINVB[0]控制DQB[8:0] | DINVA[1]控制DQA[35:18], DINVA[0]控制DQA[17:0] DINVB[1]控制DQB[35:18], DINVB[0]控制DQB[17:0] |
| 翻转逻辑 | 如果DQA[8:0]中的逻辑"0"数量 ≥ 5，将DINVA[0]设置为1，这时会对DQA[8:0]进行翻转 | 如果DQA[17:0]中的逻辑"0"数量 ≥ 10，将DINVA[0]设置为1，这时会对DQA[17:0]进行翻转 |
| 如果DQA[8:0]中的逻辑"0"数量 < 5，那么不对DQA[8:0]进行翻转并将DINVA[0]设置为0 | 如果DQA[17:0]中的逻辑"0"数量 < 10，那么不对DQA[17:0]进行翻转，并将DINVA[0]设置为0 |
注意：可以对DINVA[1]、DINVB[0]以及DINVB[1]使用相同的翻转逻辑，以便控制相应的DQ组。
x18器件的示例
不进行数据总线翻转：
假设需要分别发送DQA[8:0]上的9’h 007和9’h 1F3。6个数据引脚需要在第一个和第二个DQA[8:0]位的逻辑状态之间进行切换，如下表所示（红色单元格显示）。这样会增大数据引脚上的切换噪声、I/O电流以及串扰。
表9. 数据总线序列（不进行总线翻转）
| DQA[8:0] | 9位（二进制） | ||||||||
| 第一个DQA[8:0] - 9'h 007 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 1 | 1 |
| 第二个DQA[8:0] - 9'h 1F3 | 1 | 1 | 1 | 1 | 1 | 0 | 0 | 1 | 1 |
进行数据总线翻转：
根据表8，第一个DQA[8:0]满足翻转逻辑条件。因此，存储器控制器发送第一个DQA[8:0]前，它会将引脚地址从9’h 007翻转为9’h 1F8，并将DINVA[0]引脚设置为1。由于第二个DQA[8:0]不需要翻转，所以存储器控制器可以直接发送它，并将DINVA[0]设置为0。
表10显示的是数据总线翻转的结果。在这种情况下，只有3个数据引脚需要切换逻辑（红色单元格显示）。切换位的总数降低为3，所以降低了SSO的噪声、I/O电流以及串扰。
表10. 数据总线序列（进行总线翻转）
| DQA[8:0] | 9位（二进制） | DINVA[0] | ||||||||
| 第一DQA[8:0] - 9'h 1F8（翻转后） | 1 | 1 | 1 | 1 | 1 | 1 | 0 | 0 | 0 | 1 |
| 第二个DQA[8:0] - 9'h 1F3（保持不变） | 1 | 1 | 1 | 1 | 1 | 0 | 0 | 1 | 1 | 0 |
上一篇：电子标签拣选系统进入无线时代
下一篇：如何构建专属自己的CAN-bus应用层协议
