基于双口RAM的长距离双工并行接口实现

利用IDT70V24高8位数据与低8位数据可分别进行读、写控制的功能特点，将PC/104板即发射机控制器的16位数据总线设计为低8位读、高8位写，这样，PC/104板访问双口RAM的所有信号除低8位数据线为差分接收外，其它所有如高8位数据线、地址线、读、写、片选均为差分输出，所有差分信号经双绞线传输到接口板上后，对应进行差分接收与驱动，将信号还原成+5V信号，所有信号经总线接口芯片SN74LVTH245A完成混合电压总线I/O， 然后直接与双口RAM连接，完成对双口RAM的访问，数据通信速率为64 Mbit/s。

在本设计中，对于双口RAM的令牌仲裁/SEM、硬件仲裁/BUSY和中断仲裁/INT，充分利用双口RAM高、低8位读写功能，中心控制计算机写双口RAM低8位，读高8位，发射机控制器写双口RAM高8位，读低8位，有效避免了双机访问双口RAM的读写冲突，使得接口逻辑更为简单、成本更低。发射机控制器访问双口RAM的逻辑框图如图2所示。

解决的关键问题

设计使用差分平衡传输技术，解决了并行通信信号的多节点、长距离传输问题。工程实践中，通信距离为50m，节点6个，在实际设计中，应注意以下几个方面的问题。

首先，理论和实践均证明差分信号对使用双绞线进行传输性能最佳，使用屏蔽双绞线可大大提高传输系统抗电磁干扰的能力。

其次，差分信号的印制板布线是整个设计的难点，实际布线应尽量遵循下列原则：差分信号对应尽量短、走直线，切记差分对内的线间距保持一致;差分信号对一定保持同层布线;两组差分信号对之间的间距最好能达到差分对间距的10倍，条件限制的情况下，在差分对与差分对之间放置接地过孔可有效减少线间串扰。

最后，差分传输需要在接收端进行阻抗匹配，匹配阻抗值等于差分阻抗，其典型值为100Ω，但在设计实践中，匹配电阻应设计为容易调整的形式，具体的阻抗值应根据传输路径的长短和具体的电磁干扰环境进行配置。

基于以上所述，充分利用本设计使用的双口RAM功能特点，A机读低8位，则B机写低8位，A机写高8位，则B机读高8位，不仅使双工的并行通信得到实现，而且从根本上解决了双机共享双口RAM的读、写冲突问题和两侧CPU在工作不稳定时的误操作等问题。从而使得本方案的交叉事务处理设计变得相当简单，令牌仲裁/SEM、硬件仲裁/BUSY和中断仲裁/INT仅需要悬空或上拉即可，减少了设计成本。

总线接口芯片SN74LVTH245A是TI公司专为+5V与+3.3V混合电压系统设计的总线接口芯片，该芯片采用+3.3V供电电源，可驱动TTL电路且不需要任何外围接口电路，使得混合电压接口电路设计变得简单。

结语

本文实现的长距离数据传输系统，已成功应用于某型相控阵雷达中心控制计算机与发射机控制器之间的双工并行通信，通信距离大于50m，数据通信速率最高可达128 Mbit/s。该传输系统工作稳定、数据通信可靠，设计成本低，为大型电子系统设备间通信提供了一种性价比较高的解决方案。

参考文献：

[1] 刘书明等. ADSP SHARC系列DSP应用系统设计 [M].北京：电子工业出版社，2003

[2] 王雪.基于双口RAM的双CPU并行通信的研究与实现 [J].微计算机信息, 2007-23：5-2

[3] http://www.idt.com/docs/IDT70V24S_L.pdf

[4]http://focus.ti.com/lit/an/slla014a/slla014a.pdf(LVDS Design Notes)

[5] 蔡怀宇.PC机与多台单片机并行通信接口的设计 [J].计算机应用研究 2003-2