基于ADV212芯片的视频压缩系统应用设计技术

3. 1  多片编码模式

由于ADV212在不可逆和可逆模式下数据最大输入速率分别为65Mbps和40Mbps， 而有效的视频转化输入数据速率约为124Mbps， 因此， 至少需要两片ADV 212才可以实现全分辨率1080 i视频信号的编解码。在编码过程中， Y数据和CbCr数据通过不同的总线输入到ADV212， 其中AD212_1处理1080i视频信号的亮度数据， 而ADV202 _2 则用于处理1080 i视频信号的色度数据。为了对此应用模式下对应的输出数据进行同步， 其输入数据必须是EAV /SAV 编码格式。如果要获取更高的性能， 例如1080 i视频的无损压缩， 可选用3 片或更多的ADV 212来处理信号。图3 为两片ADV212编码硬件连接图。

ADV 212的多片模式在编码时， 芯片通常作为从设备， 而在解码时可分为主/从或从/从模式。在主从模式下， 主片的HVF 输出和从片的HVF输入连接在一起， 并且主片从片的SCOMM 也接在控制器的相同IO 引脚。在从从模式下， ADC212 的HVF由同一个外部同步信号生成并且SCOMM接到控制器的相同IO 引脚。在多片模式中， 所有ADV 212 的SW IRQ1 都不可被屏蔽， SW IRQ 1 在E IRQ IE (外部中断使能)寄存器中。

3. 2  系统设计

基于ADV212芯片的多片连接模式和高效压缩性能， 并结合FPGA + DSP的可编程性， 我们设计了一种如图4所示的视频压缩系统。由图可知， 该系统主要由A /D 转换器、FPGA 模块、DSP 模块、ADV212编码/解码器四部分组成， 各部分的功能及技术途径如下:

A /D转换由ADV7402来完成， 它能自动检测和转换标准模拟基带电视信号成符合CC IR656 的4:2: 2 分量数字视频数据。解压时的D /A 转换由ADV7321来完成。

图4  系统结构框图

FPGA 模块作为整个系统的中枢， 对系统中各个芯片的信号起桥接作用。首先根据需要完成图像数据的初步处理(如去噪) ， 然后将数据分为大小相同的两个子块， 使其能分别在两个ADV 212中处理。

同时， 要向ADV212提供复位、片选、行场同步、读写以及时钟等信号控制多片ADV212的工作时序和工作模式， 并为DSP提供复位信号。在工作过程中，FPGA 要不断向外部发送工作状态的反馈信息。在接到外部发来的!传输?指令后， 码流将从存储器中被取出， FPGA 将其转换成比特流格式后发往信道。

DSP模块是系统的主控者， 由它完成对ADV 212和ADV7402的初始化。ADV212 编码后产生的JPEG2000格式码流首先送入DSP进行加密，然后存入SDRAM 中等待接收! 传输?指令， 在接到!传输?指令后DSP将存储在SDRAM中待发送的码流送入并/串转换DPRAM， 最后在FPGA 中转换成串行比特流发送出去。

系统开始工作后， 由外部的模拟视频信号传送给ADV 7402。ADV7402经过采样， 量化后输出符合要求的数字视频数据。视频数据流通过FPGA 的桥接送给ADV 212进行压缩编码。为了提高压缩率，可以在视频数据流流过FPGA 时， 对数据进行丢场处理， 以人为降低需要进行压缩编码的源数据速率。

压缩好的数据再由ADV212传送给FPGA 里面的接口控制器， 由控制器按照规定接口协议输出压缩数据流。

4  结束语

结合FPGA 和DSP 的高度灵活性， 利用ADV 212的多片模式和高效的压缩性， 设计出一个压缩/解压缩系统， 较好的解决了高清视频信号高压缩、高保质难的问题， 为高清数字电视业务的启动和普及打下了良好的基础。