基于FPGA的HD-SDI下变换的研究与设计

摘要 研究了一种采用FPGA将高清数字电视信号转换为标清数字电视信号的方法，利用重采样等技术降低了图像中每行的有效像素和垂直行，完成了HD-SDI到SD-SDI的下变换。设计实现简单，目前已运用于实际工程当中。

随着我国数字广播电视技术的日趋成熟，电视台采用高清数字串行信号(HD-SDI)下变换系统，目前大多数下变换采用ASIC进行高清数字电视信号下变换，成本较高且系统的硬件电路设计复杂、移植性差、不容易升级。而利用FPGA开发，就可以体现出周期短、成本低、集成度和可移植性好，可随时更改程序以适应电视制式标准的变更等优点，本文提出了一种基于FPGA采用重采样技术的HD-SDI到SD-SDI的下变换实现方法。

1 HD-SDI与SD-SDI的区别

根据ITU-R BT．709-3标准，我国SDI的高清演播室电视信号接口标准规定为1125／50扫描标准，水平、垂直有效像素为1 920×1 080，4：2：2编码格式，亮度信号Y的抽样频率为74．25 MHz，两个色差信号Cb／Cr的抽样频率为37．125 MHz，采用10 bit量化，Y与Cb／Cr信号分成两个通道传输，每个通道并行数据传输率74．25 MB·s-1；根据ITU-R BT．656标准，我国标清演播室信号接口规定为625／50扫描标准，水平、垂直有效像素为720×576，4：2：2编码格式，亮度信号Y的抽样频率为13．5 MHz，两个色差信号Cb／Cr的抽样频率为6．75MHz，采用10 bit量化，时分复用Y，Cb／Cr一个通道传输，并行数据传输率27 MB·s-1。

2 HD-SDI下变换的系统描述

高清数字电视信号下变换的主要原理是一帧图像中水平行与垂直像素点的减少。文中的研究主要是以FPGA为核心，HD-SDI信号以并行的形式输入FPGA，在FPGA中进行视频信号重采样算法、所取字RAM控制和YC复合处理、SD-SDI的并行信号格式的重构等处理，从而完成HD- SDI的下变换。FPGA中对信号的整个处理过程用Verilog HDL语言来编程实现，FPGA中的各主要处理模块的流程图，如图1所示。

2．1 重采样处理

由下变换原理可知，从HD分量信号获得低分辨率的SD分量信号，可分别在垂直方向和水平方向上的有效视频区去抽取有效像素点来实现图像格式的转换。考虑到二维空间的数据计算量和复杂性，常用两个一维滤波器实现二维空间的转换，即先在垂直方向上抽值，然后再在水平方向上抽值，这样减少计算复杂性，提高运算速度。抽出的值可以是相邻几个样点去抽一个。

图像下变换时，通过抽取滤波器抽取原有信号的取样点值，增大采样的点空间距离，降低每行的有效像素和垂直行。高清1 920×1 080格式下变换为标清720×576格式，由于高清信号的水平与垂直分解力不是标清信号4：2：2编码的整数倍，所以本文主要通过以下两个计算式抽取像素点来实现

有效行处理原理：由视频分量信号的特性，先找到一帧视频信号的有效行，然后按式(2)在高清一帧共1 080条有效行中按每15行取8行循环抽取，从而得到标清所要求的576行的有效行。

有效垂直像素点处理原理：找到一行数据中的有效图像像素点，然后按式(1)在高清一行1 920个有效像素点中按照16个点取6个点循环抽取，从而得到标清所要求的720个有效像素点。有效行处理与有效垂直像素点处理程序流程图，如图2所示。

作者：杨 浩　陈明义　中南大学   来源：电子工程世界