基于位线循环充电SRAM模式的自定时电路设计

HBLSA-SRAM的读写功耗与传统的SRAM比较如下：

(1)对于写入功耗

传统的SRAM：

式中：PBL代表主位线上的功耗；PSBL代表局部位线上的功耗；CBL代表局部位线的电容负载；CSBL代表主位线的电容负载；CCVBL代表传统结构位线的电容负载；VBL代表局部位线的电压摆幅。通过之前的分析，有(CBL+CSBL)<CCVBL，VBL<VDD。所以，显然HBLSA-SRAM的写入功耗小于传统的SRAM。

(2)对于读出功耗

传统的SRAM：

式中：VCVBL代表读出传统结构的位线电压摆幅。可以认为，VCVBL和VBL近似相等，所以HBLSA-SRAM的读出功耗也小于传统的SRAM。

2 基于位线循环充电SRAM模式的自定时电路设计

将位线循环充电SRAM的结构与双模式自定时电路相结合，为了进一步减小CRSRAM的功耗和优化器读写延时，提出基于位线循环充电SRAM的双模式自定时电路结构(DMST CRSRAM)。其时序控制电路如图2所示。

作者：马 晨 刘博楠   来源：现代电子技术