一种差分直流耦合ADC输入电路设计

随着ADC的供电电压不断降低，且输入信号摆幅不断降低，对输入信号共模电压的精确控制显得越来越重要。交流耦合输入相对比较简单，而直流耦合输入就比较复杂。典型的例子是正交下变频(混频器)输出到ADC输入的电路设计。混频器输出的是差分信号，其共模电压误差往往比较大，在送到ADC输入端之前需要进行滤波并且要把直流电平转换到ADC输入所需的电平上。这样的设计就比较有挑战性。

在放大器输出端和ADC输入端之间，往往需要二阶滤波电路。一方面，需要在ADC输入管脚前面放置电容来吸收ADC内采样保持电路的开关干扰。另一方面，需要在放大器输出端放置电阻或电感来隔离这个容性负载，从而确保放大器的输出稳定。设计二阶滤波的目的是获得更好的滤波特性和截止频率。如果ADC内部输入端没有buffer，例如Intersil的FemtoCharge系列ADC，ADC输入端会有明显的周期性(与采样频率一致)吸收电流。这样，确保输入信号直流电平控制在ADC所需的电平范围内就显的非常重要。

新型的全差分放大器(FDA)可以控制输出差分信号的共模电压，而这个输出共模电压完全与输入电压无关。请记住，这是通过在ADC Vcm管脚上输出特定电压实现的，与输入端信号链上的共模电压完全无关。而从FDA输出到ADC输入端之间不可避免会有电压降，这是由于线路上的等效阻抗造成的。这样，实际到达ADC输入端的共模电压不可避免会有一定误差，误差大小与ADC输入电流以及不同器件要求的不同共模电压相关，存在一定的不确定性。目前大部分的高速ADC都是1.8V供电，所需输入共模电压大多在0.4-0.8V之间，而且可以接受的误差范围都较小。大多数新推出的ADC都会列出SFDR vs Vcm的曲线，Vcm与Vcm典型值之间不超过+/-200mV。

另外一个问题是：在FDA的直流耦合差分输出应用中，必然会有共模电流流过放大器反馈电路，在某些FDA型号或者应用中，这个电流会较大，甚至超过混频器的额定电流，并且/或者反过来对FDA前面的输入电流的共模电压产生影响，甚至导致信号饱和。这些问题必须在设计直流耦合ADC输入电路的时候加以充分考虑。

下图的设计是一个不错的替代方案。用两个电流反馈放大器(CFA)作为信号通路上的放大器，用一个低成本的电压反馈放大器形成一个反馈网络来控制信号通路的共模电压。

图中从左到右：

下变频器输出一个交流差分信号，共模电压是某个特定的值Vcm1。然后通过一个LC滤波电路来滤除高频噪声和镜像频率。滤波器由一个小电阻，串联一个电感，再下拉一个电容形成。滤波器后面是有Rg和Rt组成的阻抗匹配网络。请别忘了，如果需要保持信号的直流分量，滤波器里面只需要L就可以了。

Rt和Rb不是必需的。Rt>Rg，Rt设置了滤波器端接阻抗的一部分(CFA的负输入端是低阻抗的，Rg在这里可以看作接地连接)。这个电阻网络的作用之一是利用混频器的输出共模电流在Rg上形成电压降，从而把共模电压控制在CFA负输入端的动态范围内。很多情况这个电阻网络不是必须的，而只需要Rg做端接就可以了。不过，Rb的确可以有效的将共模电压控制在所需要的电平上而不影响交流信号。代价是增大了一点电流。

Rg和Rf共同组成运放的增益。与VFA不一样，CFA的Rf 值需要参考器件推荐的值。Rf过大，会对运放过补偿，降低带宽，增大电流噪声。Rf过小，会在输出端产生过冲。图中的值是针对EL5167带宽大于400MHz应用的典型值。

运放输出端是一对差分RLC滤波器。选择器件参数时首先是选择符合ADC输入特性的电容值。电感值较小更合适，以免电感自身谐振频率落在滤波器通带之内。串联电阻的作用是将运放与其感性/容性负载隔离，保持运放稳定，还能对ADC输入起到一定的保护作用，避免过大的电流流入ADC，但是会造成一定的信号衰减。最后是一个并联电阻，实际上ADC内部输入端也有这样一个电阻，这两个电阻并联将阻值减半。这个电阻感应信号的共模电压，而又对信号本身不产生影响。这个滤波器为二阶低通滤波器，截止频率102MHz，Q值0.9。这样信号会有轻微过冲，但是二阶-3dB带宽123MHz。结合KAD5610P-25，双10bit，250MSPS FemtoCharge ADC，滤波器可以有效的滤除信号链及放大器带来的噪声。在采样率250MSPS时，ADC输入DC电流大约是1.1mA，而从放大器到ADC之间的阻抗为60.4欧姆，那么DC电压降为6*mV。这个电压降可以用ISL28113组成的反馈补偿网络来补偿。

在±5V供电时，EL5167输出摆幅为±3.9V。ADC供电为单1.8V。内部的保护二极管在输入信号超出范围0.6V以上时打开。60.4欧姆的串联电阻保证了二极管打开时的电流不超过24mA(正端)和54mA(负端)，这样可以有效的保护器件不受损坏。

ADC会提供一个Vcm参考电压输出。这个功能非常有用，尤其针对多路ADC(比如KAD5610P-25)上电校准，可以消除器件之间的Vcm误差，让多路ADC之间的Vcm值保持高度一致，而且精确性很高。将图中的Vcm2与放大器出路信号上的Vcm进行比较，然后通过ISL28113的反馈网络，可以实现这个功能。低速的ISL28113 VFA将两个电压的差送到高频CFA的正向输入端，可以使CFA输出的Vcm始终与Vcm2保持一致。这样，我们不再需要考虑混频器或者其它器件产生的Vcm误差了。

图中其它一些器件是可选的或者是针对所选器件的。

Vcm2端接地的1k欧姆电阻是用来下拉的，产生一个下拉电流。由于KAD5610-25只能输出电流，而运放电路需要双向电流。下拉电阻可以提供双向电流。

两个Ra电阻从运放输出端连接负电压，从而产生一个Class A电流。这样可以减小信号输出的失真同时又不影响电路的频率响应。通常，增加一个ClassA下拉电流(<5mA)可以显著的改善差分信号中的三阶谐波失真。不过，这种高阶谐波失真在差分架构中本来就比较弱。

VFA输出端的电压要通过一个低通滤波器再送到CFA正向输入端。它是由一个1k欧姆电阻和0.1uF电容组成的。可以有效的滤除信号中的噪声，20欧姆电阻可以降低系统Q值，保持系统稳定。

混频器和运放之间的LC滤波器用一个电阻Rg做端接。通常，如果运放是VFA，这个端接电阻会导致滤波器通带之外运放"虚地"点的等效阻抗增大。但是，如果用CFA，就不会用这个问题。CFA开环增益会在300MHz左右下降，反向输入端依然可以保持低阻抗，因为CFA内部有开环buffer驱动输入级，可以保持输入级的低阻抗。这些buffer的带宽大于1.5GHz，所以即使信号频率高于CFA带宽，负输入端依然可以保持低阻抗。

这个设计可以支持直流到100MHz频率。两个EL5167的功耗一共只有170mV，ISL28113功耗900uW，双10位，250MSPS ADC的功耗410mW。这个设计具有超低功耗的特点，每通道的总功耗一共376mW。