数字音频广播(DAB)接收机的方案原理及设计思路

2 器件的选型

器件的选型要求在满足系统需求的情况下力争使成本最低，功耗最小，设计方便且易于调试，所以要全面兼顾芯片的运算速度、价格、硬件资源、运算精度、功耗以及芯片的封装形式、质量标准、供货情况和生命周期等。综合考虑以上几方面因素，本次设计中ADC选用TLV5535，DAC选用AKM4352，FPGA选用EP1S40，DSP选用TMS320VC5510。

TLV5535是一款性能优良的8位ADC，具有35MSPS的采样速率，3.3V单电源供电，典型功耗只有90mW，模拟输入带宽达600MHz，很适合本设计。AKM4352是非常适合便携式音频设备的DAC，带宽20kHz，采样速率8～50kHz，工作电压为1.8～3.6V，通带波动只有±0.06dB，阻带衰减达43dB，性能非常优良。TMS320VC5510是TI公司的一款高性能、低功耗DSP。它具有很高的代码执行效率，其最高指令执行速度可达800MIPS，双MAC结构，可设置的指令高速缓冲存储器容量为24KB，片上RAM共160K×16b，此外还有3组多通道缓冲串行口和可编程的数字锁相环发生器等，I/O电压 3.3V，内核电压1.6V。EP1S40是ALTERA公司Stratix系列FPGA，具有非常高的内核性能、存储能力、架构效率，提供了专用的功能用于时钟管理和数字信号处理应用及差分和单端I/O标准，此外还具有片内匹配和远程系统升级能力，功能丰富且功耗较小。EP1S40的片内资源也足以满足本设计所需。

3 主要模块的电路设计

ADC与FPGA相连，并在FPGA内完成并串变换，译码电路也由FPGA来完成。FPGA与ADC间的连接包括数据线和时钟线，ADC的时钟由FPGA来提供，数据线和时钟线均与FPGA的I/O引脚直接相连即可，如图3所示。

图3 ADC与FPGA连接原理图

DSP通过异步串行口与DAC连接，如图4所示，DAC输出的模拟信号经滤波后可直接输出语音信号。

图4 DSP与DAC连接原理图

现今的高速DSP内存不再基于Flash，而是采用存取速度更快的RAM。DSP掉电后其内部RAM中的程序和数据将全部丢失，所以在脱离仿真器的环境中，DSP芯片每次上电后必须自举，将外部存储区的执行代码通过某种方式搬移到内部存储区，并自动执行。常用的自举方式有并行自举、串行自举、主机接口(HPI)自举和I/O自举。HPI自举需要有一个主机进行干预，虽然可以通过这个主机对DSP内部工作情况进行监控，但电路复杂、成本高;串行自举代码加载速度慢;I/O自举仅占用一个端口地址，代码加载速度快，但电路复杂，成本高;并行自举加载速度快，虽然需要占用DSP数据区的部分地址，但无须增加其他接口芯片，电路简单。因此在TI公司的5000系列DSP中得到了广泛应用，本次设计也是采用并行自举。与传统的EEPROM相比，Flash具有支持在线擦写且擦写次数多、速度快、功耗低、容量大和价格低廉等优点。目前在很多Flash芯片采用3.3V单电源供电，与DSP连接时无须采用电平转换芯片，因此电路连接简单。在系统编程时，利用系统本身的DSP直接对外挂的Flash编程，节省了编程器的费用和开发时间，使得DSP执行代码可以在线更新。图5为外部程序数据存储器Flash的电路连接。

图5 外部程序数据存储器Flash的电路连接

FPGA与DSP通过McBSP、GPIO、EMIF和EHPI口相连，接口种类多，便于根据需要灵活使用。FPGA内的程序和数据掉电后也会全部丢失，所以为其配备了专用配置芯片EPC16，上电后自动将程序下载到FPGA中，简单易用。

总结

为了方便调试，本次设计十分灵活，留的系统资源也比较多，不仅可以实现模式1，其他三种模式也可以在此硬件平台上实现。用来存储程序和数据的Flash既可以用FPGA来读写，也可以用DSP来读写。DSP和FPGA分别配了JTAG下载口用于下载程序和检测芯片。DSP还连接RS232，用于发出控制指令以及监控DSP内部情况。FIC解码完成后可进行DAB/DMB的业务选择，依据选择业务的不同进行不同的处理后分别产生声音和图像信号，并分别从喇叭或液晶显示器输出。