基于EPM570的可逆直流调速模块设计

3 FPGA核心设计

3．1 主模块

采用自顶向下的设计方法，主模块原理图如图3所示。包括speed_detection为速度检测、speed_control为速度控制、RS 485为串口通信、gate_control为主控子模块4部分。speedpulse为V／F转换后的速度脉冲信号；start和stop分别为起动和停止按键的输入信号；inc和dec分别为加减速按键的输入信号；zeroin为同步过零脉冲的输入信号；rxd，txd，notre和de连接到RS 485接口芯片MAX3485E；alarm为超速报警信号；led0～led5为速度显示6位数码管的输出信号；maincj为主接触器的控制信号；redled和greenled分别为红绿灯输出信号；pulse I和pLalseⅡ为正反组双向可控硅控制信号。

速度检测子模块在单位时间内对speedpulse计数，得到速度值speedvalue，并经过译码送到6位LED显示。速度控制模块根据设定速度和检测速度用PID算法调节输出脉冲，改变移相角来控制速度；设定速度为reg变量，可用inc和dec按键调节，也可以来自RS 485模块；根据速度设定值的正负得出direction信号，控制脉冲信号加在两组双向可控硅之一，使电机正反两方向转动。主控子模块负责控制整个系统的起动和停止，复位各个子模块，提供1 Hz，25 600 Hz，10 Hz脉冲信号。RS 485模块负责通信管理、解析通信协议，从而接收16位速度设定值。

3．2 速度检测

速度检测模块主要包括频率计和译码电路，如图4所示。enable为速度检测使能信号，clr为输出清零信号，speed_in为输入速度脉冲信号，led0～led5为6位数码管输出信号。

3．3 速度控制

速度控制的原理是根据设定速度与实际速度的偏差用PID算法产生控制量，根据控制量的大小把过零检测脉冲移相后加宽作为输出控制信号，如图5所示。

enable为输入使能控制信号；f25600hz为决定移相单位时间的输入信号；delay_flhz为按键加减的单位时间输入信号；key_inc和key_ dec分别为加速和减速按键的输入信号；zeroin为输入同步过零脉冲信号，频率为100Hz；outpulse为输出的移相脉冲信号；direction为转向信号。

3．4 RS 485通信模块

RS 485总线是一种多点差分数据传输的电气规范，其通信接口允许在简单的一对双绞线上进行多点双向通信，具有噪声抑制能力强，高速数据传输，且电缆比较长及可靠性高的特点。

RS 485子模块主要实现UART功能，并通过notre和de信号控制发送和接收。串行通信固定设为9 600波特、8位数据、无奇偶校验、1位停止位。数据格式：地址码、数据、结束字符，其长度分别为8位、16位、8位。当总线上挂接多个调速模块时，采用广播方法发送消息，地址码可根据实际情况约定。由于RS 485总线是异步半双工的通信总线，一个时刻总线只可能呈现一种状态。因此在空闲状态时，将RS 485总线始终设置为接收状态。

作者：宋玉春 刘 瑶   来源：现代电子技术