一种减少VDMOS寄生电容的新结构

2 新结构的提出

根据上面对VDMOS电容的分析，提出一种新的结构以减少器件的寄生电容。由分析可得出，栅下耗尽层的形状对VDMOS电容有较大影响，最主要影响Cgd。

图2中给出了新的VDMOS单元A，在VDMOSneck区域断开多晶硅条，同时在断开处注入一定的P型区，改变VDMOS栅下耗尽区的形状。这种新结构，在一定程度上加大耗尽区的宽度，从而减小Cgd。如图2结构中Pody下P-区注入区域为neck区中间3μm，注入能量是40 keV，注入剂量是1e13—3 cm，传统结构多晶硅栅完全覆盖P-body岛间漂移区，正是由多晶硅栅和漂移区的交叠形成的栅漏电容在充电时需大量电荷，导致器件开关损耗很大，新结构将多晶栅和漂移区的交叠部分移除，可以大大降低栅电荷，提高器件的动态性能。

3 新结构的模拟结果

图3给出了新型结构A的寄生电容模拟结果，从模拟结果来看，新型结构A增大了栅下耗尽区宽度，改变了栅下耗尽区的形状，减小了栅漏电容Cgd对输入电容、输出电容没有较大影响，在一定程度上减小了反馈电容。

栅电荷是比输入电容更有用的参数，从电路设计的角度，由Qg=Igt可得到使器件在理想开启时间内所需的栅电流值。栅电荷Qg是功率MOSFET两个最重要的参数之一(另一参数为Ron)。使用非零的Vds提供Qg-Vgs曲线已经成为一种工业标准。在曲线里包含五种信息：共源输入电容Ciss；共源反向传输电容Crss；使器件开启必须加在栅上的电荷量；得到器件理想开关速度所需的栅电荷；器件在开关期间所损耗的能量。

电源电路设计工程师使用这些信息设计驱动电路，并估汁器件性能。采用TCAD(ISE)对新型结构A进行了模拟，模拟结果如图4所示。

可以明显看出新型结构A的栅电荷明显比一般结构的栅电荷小很多，Qg定义为Vgs=12 V时栅上所存贮的电荷，新型结构A和一般VDMOS结构栅电荷分别为20．25 nC和30．57 nC，减小了33．67％。

4 结 语

本文提出一种减小VDMOS寄生电容，提高其动态特性的新结构。并用TCAD(ISE)软件对其模拟。从模拟分析结果可看出，新型结构A与传统VDMOS相比，能有效减小反馈电容及栅电荷，提高VDMOS器件的开关速度，提高器件的动态性能。