精确地测量快速上升/下降的ADC采样时钟

在许多应用中，均要求具备探测高速信号的能力，从而对你的示波器以及探头组合提出了带宽要求。测量精密ADC的采样时钟就是其中一个应用，在此，对示波器以及示波器探头组合的要求就是至关重要的。ADC时钟的信号完整性可能限制性能，正如下列著名方程所给出的那样：

在该方程中，f是被采样的模拟频率，tj是时钟源上的RMS抖动(这证明SNR(信噪比)将随着时钟源上抖动的增加而恶化)。这个方程直接适用于采样耐奎斯特型转换器，Δ-∑ ADC—如ISL260001—受益于过采样，且抖动要求因过采样率(OSR)而稍微下降。

这通常意味着需要具有比较快速的边沿以及良好的信号完整性的采样时钟，以获得最大的ADC性能。在常规的ADC工作模式中，一个要求就是采样时钟为50MHz。

现代逻辑可以方便地提供<1ns的时钟边沿，满足ADC时钟应用的推荐，但是，对你的测量设置提出了高带宽要求。上升时间为0.7ns的时钟具有500MHz的信号带宽，采用一阶近似，就得到BW=0.35/上升时间。根据经验法则，你的测量带宽应该大于3倍的信号带宽，因此，对测量带宽的要求是>1.5GHz。

下面显示了利用1GHz带宽的示波器以及500MHz带宽示波器探头对50MHz采样时钟进行测量的结果。1GHz示波器来自具有500MHz探头的制造商，它推荐采用(可选)较高带宽有源探头进行较高频率的测量。图1显示了利用所提供的10倍、500MHz示波器探头测量ADC采样时钟的屏幕抓图。

图1：利用500MHz探头测量时钟信号的屏幕抓图(点击图像放大)。

该屏幕还显示了对测得的1.4ns上升时间的10%-90%的计算值。因为在时钟驱动器上探头存在加载效应，且存在示波器和探头带宽的限制，这个测量值具有固有的不确定性。10 MΩ/8pF探头在50MHz大约等效于300 Ω；这个负载被放置在你正在探测的DUT两端。

在作出任何高速测量的过程中，一个重要考虑就是探头的地回路；在测量中所采用的地回路如图1所示，近似为1英寸。采用标准的6英寸地回路，导致在回路路径中的感抗过大，从而导致时钟信号出现振铃现象。在这种情形下，测量是没有意义的。

减小跨越你的测试点两端探头电容效应的途径之一，就是采用如参考文献1所描述的阻性、传输线型探头。该探头的加载电容被减少为<1-2pF。探头带宽限制被极大地减少了，容许你实现示波器的整个带宽。在你的电路上的容性加载也被极大地减少了，从而让你在比较接近实际应用的情形下对ADC进行测量。该探头在50 Ω同轴电缆的末端焊接了一个1 kΩ轴向电阻。如图2所示为它的等效电路。

图2：电阻性探头的等效电路(点击放大图像)。

1 kΩ电阻将把直流负载呈现给DUT；这对于大多数应用来说应该不是问题，但是，应予以考虑。示波器输入端接应该设置为50 Ωm，从而导致大约20:1的衰减。

低成本构建这种探头的方式如图3所示。探头适配器是一个具有SMA插座对插座的适配器，其中，在一端焊接了轴向引线的电阻。如图所示，短的地引线也被焊接上了。地引线应该尽可能短，以最小化回路的电感。

图3：电阻/适配器组合(点击放大图像)。

这种适配器可以被附接到标准的SMA/BNC电缆组件上(例如RG-316)。该适配器可以根据需要拆除和安装。图4所示为适配器与电缆的照片。这种适配器的总成本为小于20美元。

图4：电缆和适配器的照片(点击放大图片)。

这种适配器/同轴电缆组合在此被用于测量时钟信号，如图5所示。

图5：利用阻性探头测量时钟信号的屏幕抓图。

20倍的衰减—可被视为波形幅度—被显示为165mV(3.3V/20)。950 Ω的电阻会导致接近20:1的衰减因子。然而，上升/下降时间显示为比采用500MHz探头看到的结果更陡峭。上升时间—更早时为1.4ns—在此为688ps。这个测量值非常接近时钟驱动器指标的期望值。

对于高频应用来说，可以采用专门设计的有源探头，尽管上述方法并不是为了替代这些有源探头，但是，这种适配器能够帮助显示由一个10倍探头才能捕获的上升时间，并有助于你避免造成测量误差。本文用很短的篇幅说明当进行高频测量时要注意的事项，并提供了在实验室中有所帮助的、简单、低成本的解决方案。

参考文献

1. H. Johnson, M. Graham, High Speed Digital Design, Prentice Hall, 1993, p.99

关于作者

Gary Hendrickson是Intersil公司混合信号与产品组的专职应用工程师，其研究重点是新型模拟-数字转换器的开发。他拥有意大利Rutgers大学的电子工程学士学位以及Syracuse大学的硕士学位。