低功耗制造性测试的设计-第二部分

通过设计分割反映功率预算

假设设计的某个时钟驱动了大量触发器，以至它们的峰值开关动作超过设计的总体功率预算。我们不希望测试逻辑去改变任何时钟，相反我们将设计分割成N个模块，各模块具有自己的扫描启动引脚，并且包含自己的扫描压缩逻辑和扫描链。(如图2所示)模块的数量和组成需要仔细选取，以便任何单个模块(包括具有大部分触发器的模块)的触发器开关速率不超过总功率预算。从这方面讲，可以认为分割将功率预算硬连(hardwire)进了设计。

向量产生是受限的，因而只有一个扫描启动脚被激活(SE=1)，而ATPG一次只处理一个模块。ATPG工具以捕获启动(SE=0)模块中的故障和模块间的故障为目标，将所有其它模块中的故障都指定为“ATPG不可测试”。所有模块依次重复这一过程，并在为模块产生向量之前使用单个命令将模块中的故障状态从“ATPG不可测试”改变为“检测不到”。

将所有开关动作限制于用来测试的模块，可以有效地降低捕获模式期间的峰值功耗。但要注意的是，在捕获模式期间消除其它模块开关动作的唯一方法是确保上个周期的扫描移位模式和下个周期之间的逻辑状态没有变化(对应于被测模块中捕获模式的发送阶段)。这可以通过将全1或全0扫描进被测模块实现。遗憾的是，该方法会导致故障覆盖率的损失，同时需要更复杂的故障清单处理以及产生结束向量进行补偿。即使一次只测试一个模块，我们也希望将向量同时装载进所有模块以锁定模块间故障。

解决这个两难问题的方案是利用新思公司的TetraMAX ATPG工具提供的“低功率填充”功能。TetraMAX通常需要用扫描向量中不到10%的位建立并传播故障效应，因此其不再随机填充剩余位，而是将每个关注位的值复制到扫描链中的后续位，直到下一个具有相反值的关注位。(如图3所示)

关注位值的复制可以将激励向量中的逻辑状态变化减少90%以上。而在不在测试的模块中，减少程度接近99%(只需要少量关注位即可锁定模块间故障)，因此足以确保输入向量的上次移位及后面的发送周期之间几乎没有逻辑状态的转换。

图2：将设计分割成N个模块以指定功率预算。

图3：TetraMAX ATPG工具的“低功率填充”。

低功率填充向量可以检测额外故障，但比标准ATPG向量要少，因为每个低功率填充激励中的伪随机位都被移除了。因此，低功率填充ATPG一般要比标准ATPG产生更多的向量才能获得相同的故障覆盖率。尽管如此，本节所描述的技术在压缩方面非常灵活，如图4所示：当应用更多的压缩时，测试周期数只比基本案例(所有扫描启动没有被激活，没有低功率填充)稍多一些。该图也显示了在捕获模式期间由完整向量集与压缩率之间关系所得到的峰值开关动作。而峰值开关动作的减少几乎与压缩率无关。

图4：测试周期数和峰值开关动作与压缩率之间的关系。

低功率填充ATPG还能降低扫描移位期间的平均功率，从而节省花在测试仪上的时间乃至成本。一般来说，复制关注位值可以减少激励向量中90%以上的逻辑状态转换，以及减少响应向量中10-50%的逻辑状态转换。由于激励和响应是同时被扫描的，因此触发器开关动作的净平均减少量约为50%。本文介绍的技术可以减少更高的量，因为模块中只有极少的关注位没被测试到。

在理解低功率填充功能如何工作之后，就很容易了解为什么各模块要拥有自己的压缩电路。如果压缩是“平坦的”(指单个解压器/压缩器被嵌在各模块的顶层而不是里面)，那么解压器输出就可以分别输入到所有模块上的扫描链。被测模块的关注位因而无需被扫描进所有的其它模块，并导致大量的逻辑状态转换。相反，将压缩电路嵌入到模块中会使到各模块扫描链的输出受到限制，从而形成了在移位操作时无法通过的关注位“边界”。将压缩逻辑嵌入进设计物理层里还有进一步的好处，即可以减少布线拥塞，最终减少压缩的面积开销成本。

通过时钟域反映功率预算

虽然物理模块内的嵌入式压缩有助于减少布线拥塞，但本节介绍的技术无需通过分割设计以反映功率预算。相反，可以使用TetraMAX中独特的功能将触发器开关动作预算规定为ATPG制约。

在该种情况下假设设计具备足够多的时钟，因而单个时钟不能控制足够的电路以超出功率预算。该工具试图在捕获模式下只启动某些时钟来满足功率制约。剩余时钟在捕获模式中不工作，在移位操作结束时保持其状态。这意味着这些范围(逻辑网络或时钟网络)内没有开关动作，低功率填充的好处仅限于降低扫描移位期间的平均功率。需要注意的是，ATPG必须完全控制所有的时钟(外部时钟或PLL产生的时钟由一个或多个片上时钟控制器所管理)。

图5所示设计具有受ATPG控制的7个时钟域。值得注意的是，用于压缩的物理模块的分割不需与时钟域一致，以确保测试期间的低功率操作。设计中的所有触发器共享相同的扫描启动，从而使得所有的故障包括域间故障能一次性地被ATPG发现。这种简单、高度自动化的流程可以产生紧凑格式的低功率向量集。

图5：具有7个时钟域的设计。

本文小结

本文介绍了制造测试过程中引入的动态功耗如何反过来影响被测器件的性能。测试中过高的峰值功耗会增加延迟并导致不可预料的测试结果，而测试期间中过高的平均功率所引起的热问题则会损坏器件。上述两个功率问题如果处理不正确将增加制造商的成本，而使用最先进工艺制造的大规模SoC尤其容易受这些问题的影响。

不仅因为这些设计中使用了大量的触发器，同时还因为需要用更高时间分辨率的实速测试来检测小延迟故障。为了解决这些问题，设计师们正在整合测试自动化的先进成果和DFT方法来创建低功率制造测试。本文重点介绍了两种创新性技术，它们可将开关动作降低到与器件任务模式工作时相当的水平。这两种方法的主要区别在于设计师将功率预算并入DFT过程中的方式。

作者：Chris Allsup

市场经理

测试自动化产品部

Synopsys公司