任意波发生器基础

录入：edatop.com 点击：

任意波发生器是越来越重要、应用越来越广的一种信号源。拿到一个高性能任意波发生器的技术手册，很多工程师会发现，越来越难看懂和理解任意波发生器的相关技术指标和功能特点，比如：什么是真任意波（True arb）？什么叫插值DAC（interpolating DAC）？什么叫去毛刺DAC（Deglitching DAC）和分布式重采样（Distributed Resampling)？什么是Doublet Mode？什么是数字上变频？什么是动态序列（Dynamic Sequencing)？什么是流盘播放（Streaming）等等。为此，这篇文章基于“Agilent Fundamentals of Arbitrary Waveform-A High Performance AWG Primer”参考手册，介绍现代任意波发生器所涉及的相关的基础知识。

1 AWG采样理论

图1 奈奎斯特采样理论

DAC和ADC一样，也需要满足奈奎斯特采样定理，即转换速率（采样速率）需要满足：

Fs>2 x Fmax

Fs是转换速率/采样速率；

Fmax是产生目标信号的最高频率分量。

如果不能满足奈奎斯特定理，会导致频率混叠，会丢失想产生信号的高频信息。

图2 带限信号的波形重建

用一个理想的奈奎斯特滤波器进行滤波，可完整重建数字形式域的信号波形，相当于在实际采样点之间进行插值，插值后的信号经过DAC转换后，可完整重建模拟信号。理想奈奎斯特滤波器的频域特性是带宽为Fs/2的砖墙低通滤波器；时域特性是Sinc函数。

图3 理想任意波发生器的信号处理过程（时域和频域对应）

上面这些图从时域和频域角度展示了DAC转换前后波形的特征。对于一个带限信号，纯数字化的信号的频谱是周期拓展的，但是理想DAC实际输出的波形的频谱却不是周期拓展的。因为数字化的信号相当于与一脉宽为1/Fs的脉冲进行了时域卷积，在频域中相当于与一个Sinc函数进行了乘积运算，所以会有许多旁瓣产生。可以采用内插的方式在数字域里滤除拓展的频谱，也可以采用比较好的模拟滤波器在模拟域里滤除拓展的频谱，或者采用组合的方式进行滤除。刚好满足奈奎斯特采样定理的波形重建实际上是比较困难的。

2 AWG架构

下面分析常见的几种AWG架构。

图4 真任意波（true-arb）架构AWG框图

真任意波架构如上图所示，样本被一个接着一个从内存中读取，DAC把它们转换成模拟信号，使用使用者设置的固定采样速率。内存的数据读取速度由采样率决定，内存的数据被顺序地读取。

图5 直接数字合成（DDS）架构AWG框图

直接数字合成即DDS架构如上图所示，这里DAC工作在固定的采样速率，使用者控制存储在内存里的波形的重复速率。对于每个DAC的时钟周期，通过改变相位累加器的相位值，去确定内存的接入地址。内存数据不需要顺序读出。这种架构允许无缝改变存储在内存中波形的重复频率，允许直接频率扫描或PM/FM调制信号的产生。因为这个原因，DDS成为流行的函数发生器和低端任意波发生器的常用架构。

图6 内插DAC（Interpolating DAC）架构AWG框图

内存DAC的架构要求DAC的采样率很高，高于内存的读取速率。内插DAC架构是在波形读取器件和DAC器件之间增加一个内插DSP处理器，内插函数可以是线性内插，或FIR低通滤波器内插。这种架构的益处是不需要太快的内存接入速度，可以达到高品质信号质量。但是最大频率分量仍然受限于内存接入速度，而不是DAC采样速率。

图7 伪内插DAC（pseudo-interleaving DAC）架构AWG框图

伪内存AWG架构通过组合两通道AWG或2个DAC,实现等效采样率加倍的目的。两通道间的时差必须是采样周期的一半；样点分成奇数点和偶数点，分别存在各个通道中。这种技术有效地扩展了可用的频率范围，也能够提升每个DAC的信噪比（由于两个通道的DAC的噪声是不相参的），但是信号品质对时序精度和通道频响失配都非常敏感。

3DDS和True Arb对比

图8 DDS架构AWG，两种不同的存储设置，产生一个三角波