- 易迪拓培训,专注于微波、射频、天线设计工程师的培养
高速探测技术实现杰出的信号保真度
关键词:高速探测; 信号速率; 信号测量; 保真度
中图分类号:TN407文献标识码:C 文章编号:1004-4507(2005)03-0004-46
差分串行数据通信技术实现的高性能水平给数字设计人员带来了新的挑战。第一代串行数据标准如1.5Gb/s的串行ATA(SATA)和2.5Gb/s的PCI-Express,已经成为当前典型的快速数据速率。现在,最短50ps(20%—80%)的信号上升时间已经司空见惯,以支持这些快速数据速率。目前正在开发的第二代串行数据标准的速率较第一代标准翻了一番,10Gb/s数据速率已经初露端倪。
随着信号速率提高,设计人员必须考虑信号完整性问题,特别是由于高速数字信号的模拟特点导致的电路设计和布局问题。这些问题包括反射、串扰、EMI、地面反弹和输运线阻抗和端接,随着信号边沿速率相对于电路板信号延迟不断提高,这些问题已经成为关键因素。电路微型化还给信号测量带来了机械连接挑战。这些问题影响着精确采集和表示被测信号的能力,可能会使设备不能实现完美的信号保真度。
1 使用探头和示波器进行高性能测量
高速探测要求高性能测量仪器资源,如实时示波器或取样示波器。探头把测量性能从示波器前面板扩展到被测电路,实现了额外的测量功能,如单通道和高阻抗互连上的差分测量。
一流的实时数字存储示波器(DSO)和数字荧光示波器(DPO)可以以非常好的信号保真度,捕获几千兆范围的单次波形。许多仪器带有可选的应用软件,从单个触发事件采集的串行数据码流中,通过软件恢复嵌入时钟。串行数据处理程序分析捕获的波形,测量关键信号质量参数,如幅度电平、定时指标、抖动成分和眼图显示。 某些实时示波器还同时提供实时(RT)波形采集和等时(E巧波形采集功能,并使用硬件时钟恢复,提供眼图显示功能。实时示波器为串行数据检验、调试和一致性测试提供了理想的平台。高速取样示波器可以分析40Gb/s及以上的光接口和电接口信号,为检定和一致性测试超高速元器件、收发机和传输系统提供了理想的工具。
2 测试和测量挑战
与早期并行结构相比,当前和新兴串行数据标准中的高速差分信号和缩小的电路尺寸增加了测量复杂性。探测中的测量挑战包括探头的电气性能、探头负荷及到被测电路的物理连接。
测试测量厂商正在开发新型探头解决方案,以迎接这些测量挑战。新型高带宽探头采用第二代硅锗技术,改善了电气性能。许多/—商目前提供了8GHz带宽的探头,并正在开发带宽更高的探头。这些技术进步将实现下—代串行数据通信标准要求的测量保真度。
快速上升时间信号的探头负荷可能会在波形中导致可以注意到的失真(参见图1)。新型探头结构降低了探头负荷的影响,在最高速串行数据信号频段内提供了更加恒定的负荷。设计精良的探头补偿了这些负荷效应,以高保真度查看没有负荷的信号。
互连结构的最新发展,可适应各种连接解决方案。头部更小、更轻的探头可以把探头更简便地连接到物理尺寸更小的电路单元上,如通路、IC针脚或电路轨迹(参见图2)。成本更低、更加灵活的互连适配器保证了探头的电气性能。焊接连接、具有可变间隔的手持式连接及带有杆状探头臂的夹具连接,都可以使用同—‘个探头头部和放大器模块。SMA输入探头设计为串行数据一致性测试提供了可靠的、可重复的同轴电缆连接。
3 差分信号探测问题
以两种基本方式探测和测量差分信号所示。说明了使用带SMA连接器通路的测试夹具适配器,连接到带有串行ATA接口的磁盘驱动器上的测量设置。前面介绍的SATA测试实例中也使用了类似的配置。 图3a说明了“伪差分”测量技术:两条探头或SMA电缆构成了单端测量(信号到地),示波器使用数学运算功能从一个信号中减去另一个信号(通道A信号减去通道B),确定差分信号。尽管这种方法看上去似乎是一种一流的解决方案,但它具有某些明显的性能局限,我们将在下面的SATA实例中详细考察这些局限性。
相比之下,差分探头连接到一条示波器通道上(图3b),在探针上提供了差分测量功能。差分探头设计有认真匹配的信号输入通路,实现了最优差分测量性能,而没有伪差分探测技术的限制。下面的SATA实例中使用的差分探头提供了必要的性能,以杰出的信号保真度测量差分信号。
4 SATA眼图测试
串行ATA(SATA)是并行ATA物理存储接口的演变式替代规范,白20世纪90年代以来一直用于PC存储设备中。SATA是一种对软件透明的并行ATA“嵌入式”替代规范,它只改变物理接口层,能够兼容现有的操作系统和驱动程序。
在设计中实现SATA的开发人员必须检验物理层,对主机和驱动器同时进行性能测试。眼图测试是最有用的信号质量测试,它检验各种信号参数是否正确,如幅度、抖动、减幅振荡、上升时间和下降时间。
本成功案例考察了在使用多种常见配置测试SATA信号源时可能会经历的测量问题: (1)到示波器上两条通道的SMA伪差分(直接电缆连接),端接和测量信号对,使用波形数学运算生成差分信号(图3a);
(2)SMA输入差分探头,端接和测量SATA差分信号对(图3b):
(3)高阻抗差分探头,接入必须以某种方式端接的SATA信号通路(图4)。
图4是设备设置的一种配置:高阻抗差分探头焊接到SATA测试夹具的测试点上。PCI到SATA控制器卡为SATA信号源提供了1.5Gb/s(150MB/s)的SATA GeNI传送速率。SATA测试夹具插入SATA连接器中,可以通过SMA连接器或可以焊接的测试点获得信号。测量设备包括运行SATA信号质量测试程序的一部高带宽、高取样速率实时示波器。可以使用内置测试帧发生器、设备专用BIST/FIS辅助工具或AWG码型发生器,激励被测设备,生成标准SATA信号测试码型。
5 信号保真度问题
与有源差分探测方法相比,SMA伪差分探测方法具有多种劣势。例如,如图5所示,由于电缆中的趋肤效应和介电损耗,电缆损耗影响着快速上升时间脉冲的上升时间和幅度。在伪差分测量中不考虑电缆损耗时,SATA眼图幅度表现得要小于实际值。设计精良的SMA输入差分探头会补偿标准电缆组件的电缆损耗,以保障电缆SMA连接器输入上的探头性能。类似的,设计精良的Hi-Z输入差分探头会补偿输出电缆的电缆损耗,以保障探针输入上的探头性能。
信号时间偏移也影响着SMA伪差分方法的测量精度。如果到两条示波器垂直通道及垂直通道放大器信号通路的输入电缆匹配程度没有落在几皮秒范围内,那么在进行高速数据测量可能会影响性能。尽管大多数高性能示波器都具有时间偏移校正功能,但在一定程度上可能会涉及时间偏移校正程序,在改变示波器垂直灵敏度后,可能需要重复时间偏移校正程序。设计精良的有源差分探头具有时间偏移非常低、匹配良好的信号输入。SMA输入差分探头上的输入电缆必须匹配得非常好,以满足这种低时间偏移要求。
多种其它探头性能问题也显示了有源差分探头相对于SMA伪差分探测方法的优势。共模抑制比(CMRR)用来衡量差分设备抑制信号中共模成分的能力。CMRR一般会随着频率提高而下降,因为频率越高,差分信号匹配越难。差分有源探头通常设计有激光器修剪的混合电路技术,并带有认真匹配的差分信号通路,以满足CMRR指标。相比之下,SMA伪差分探测方法采用通常没有指明CMRR性能的两条不匹配、分得很宽的示波器垂直通道。
电压驻波比(VSWR)表明设备输入接近理想的50Ω端接的程度。VSWR一般会随着频率提高而下降,因为信号反射会由于输入端接中的寄生信号而提高。如果测量输入端接的VSWR不低,那么信号反射可能会影响被测信号的幅度,可能会使被测波形失真。设计精良的SAM输入探头的VSWR一般较低,其性能要好于示波器垂直输入通道或高阻抗探头。一般不会指明端接的信号通路上的探头负荷所导致的高阻抗探头的VSWR,但它可以从指定的探头ZMIN中计算得出。
由于有源差分探头通常在信号通路中同时增加衰减和额外的放大器,因此显示的信号中的噪声水平可能要略高于没有探头的示波器垂直通道显示。在设计精良的探头中,应最大限度降低这种增加的噪声,但这可能会被看作一个问题,特别是在当前高性能测量系统的带宽很宽时。某些高速探头具有可以选择的探头衰减设置,以在动态范围和噪声之间实现折衷。为获得最佳的探头噪声性能,应选择最低的探头衰减设置,以在规定的探头动态范围内显示输入信号。 尽管这个SATA测试实例中使用了两种不同样式的有源差分探头,但它们却是为略微不同的应用设计的。高阻抗探头提供了巨大的灵活性,可以在能够实现焊接或探测针脚连接的信号通路上任何地方进行测量,旨在最大限度地降低信号上的探头负荷。SATA测试中使用的P7380高阻抗探头具有100k(2的差分输入电阻。尽管高阻抗探头的输入阻抗在千兆赫频率时跌落到几百欧姆,但P7380探头的新型结构改善了高频负荷(参见图1)。
与高阻抗探头相比,SMA输入差分探头不仅可以测量信号,而且可以端接信号。尽管SMA输入探头不象高阻抗探头那样能够灵活地进行通用探测和调试信号问题,但它可以方便地进行一致性测试。SMA输入连接可以提供可重复、可靠的信号互连。SATA测试中的P7380SMA差分探头提供了某些新增功能,如可调节的端接电压和辅助输出。例如,可以使用辅助输出,在与取样示波器一起使用时,为时钟恢复模块提供输入(参见图7)。
图6是使用实时示波器软件测量程序获得的SATA信号质量测试结果。示波器串行数据分析程序显示了一个眼图,可以定性检验信号性能,包括定时和幅度。眼图下面的量化测量结果和统计数据可以帮助分析复杂的信号问题。串行数据分析程序能够处理和分隔抖动成分,查看以其它方式很难检测到的信号完整性问题。 尽管使用取样示波器的原因通常是其带宽高,但其杰出的噪声性能和稳定性通常也能在速度较低的信号测量中提供更好的精度。例如,可以使用取样示波器测量SATA信号(参见图7),但必须考虑其它测量要求。在取样示波器上显示眼图要求时钟触发源或硬件时钟恢复单元,因为SATA信号把时钟信息嵌入到数据流中。此外,等时取样流程的特点意味着不能使用取样示波器进行单次测量,它可能满足不了某些串行数据标准的要求,在这些标准中,必需在连续的数据记录上进行信号分析。
6 总结
随着信号速度不断提高,实现杰出的信号完整性已经变得越来越关键。新型高性能差分探头设计为在这种高速环境中实现信号完整性提供了要求的信号保真度。由于市场上已经出现了10Gb/s以上的数据速率,测试测量厂商必须继续开发高性能尖端解决方案和技术,以实现信号保真度。
上一篇:维持新一代通讯系统的讯号完整性
下一篇:手机电路板自动测试系统Auto-testing
System
for
Mobile
PCB