一种高速率Chirp-UWB信号发生器的设计与实现

摘  要： Chirp超宽带通信系统使用满足UWB定义的Chirp信号作为数据传输的载体,起到了扩频效果，具有CSS和UWB的优点，其处理增益大、传输距离远、功率谱密度低、抗衰落能力和抗截获能力强，获得广泛研究与关注。Chirp-UWB信号发生器是实现该通信系统的关键技术之一，采用DA+锁相环（PLL）技术,设计并实现了Chirp-UWB信号，详细分析了其设计过程与原理。试验表明,设计的信号发生器在≥2 Mb/s调制数率的驱动下，能够产生稳定可靠的Chirp-UWB信号，该发生器具有电路结构简单、易于编程控制、扩展性好以及实用性强等优点,能够满足远距离高速率无线传输数据的要求。
关键词： 超宽带； Chirp信号； 锁相环； 电荷泵

    Chirp信号因其高处理增益、低功耗、抗多径干扰、抗多普勒频移等优点，在通信系统中得到广泛研究。Chirp信号应用于通信领域中，用来表达数据符号，起到扩频的效果，这种用Chirp信号进行扩频的通信方式被称为Chirp扩频（CSS）。2006年IEEE802.15.4a工作组最终选择了CSS技术作为物理层的标准[1]。通过增加Chirp信号的带宽和减小时间宽度T，Chirp信号同样可以应用于高速的超宽带通信系统。
    实现Chirp-UWB通信系统的关键之一是产生Chirp-UWB信号，传统的Chirp信号产生方式是模拟的，包括无源和有源两种方法[2]。本文采用了传统的锁相环PLL和高速DA相结合的技术,高速DA用来产生高速调制的线性锯齿信号，锁相环PLL用来产生频率和相位起点与参考信号同步的载波信号，环路中的VCO在锯齿信号的驱动获得速率≥2 Mb/s时产生大时宽Chirp-UWB信号。该方案的设计已经成功应用在远距离高速超宽带系统中，获得了较好的效果。
 

 
    为了能够产生稳定可靠的大时宽的Chirp-UWB信号，采用锁相环PLL来实现。用PLL产生Chirp信号能够保持良好的相干性。Chirp信号的相干性包括两方面的含义[2]：(1)载波和基准频率相等或成整数倍关系；(2)载波信号稳定度足够高，达到与基准信号源相同的数量级。用锁相环产生Chirp-UWB的原理框图如图1所示。

    锁相环PLL是该方案的核心部分之一，图1可简化为图2所示的结构框图[5],产生信号的载频稳定度很高，达到晶体振荡器的频率稳定度。

3 系统方案的电路设计
    为了验证方案的可行性，采用频率合成器AD4112、压控VCOV637ME02-LF、高速DA器件AD9751，以及集成运放AD8047、AD820等器件设计了原理电路，整个电路包括电源部分、接口电路、DA部分以及完成关键作用的PLL电路，其中加法电路内嵌在锁相环中。
    选用了频率合成器的器件ADF4112集成的电荷泵锁相环中鉴频鉴相功能，由于电荷泵锁相环的工作原理与前面的分析类似，在此不再分析，具体可以参考相关资料。VCO选用的是Z_COMMUNICATIONGS公司的V637ME02-LF，其调谐电压范围是0.5 V～10 V。需要得到的是575 MHz～705 MHz的Chirp超宽带信号,对应的调控电压范围是3.5 V～6.5 V，调控灵敏度为46 MHz/V。在方案电路设计中，关键是PLL的环路滤波器的设计、完成调制信号接入环路的加法电路的设计以及完成锯齿信号产生的DA部分的设计，下面予以详细分析。
3.1 环路滤波器的设计
    根据选用VCO器件的特性，当输出频率为575 MHz时，对应的控制电压至少为3.5 V，而鉴相器能提供的电压最高可达3.3 V，因此采用无源滤波器无法满足指标要求，故本设计中采用有源环路滤波器。有源环路滤波器常选择二阶以上，原因是有源器件运算放大器会使输出信号增加额外的相位噪声，采用多阶极点可以改善有源滤波器的性能[6]。故本设计采用有源三阶低通滤波器作为环路滤波器，其电路结构如图4所示。
 

3.3 锯齿波信号发生器的设计
    高速锯齿信号发生器采用数字电路方式产生，这种设计方式灵活性强、容易控制、易与基带数据的调制方式相结合。本设计采用FPGA编程方式产生与锯齿波对应的数字信号，经过高速DA器件AD9751和差分放大器AD8047后，转换为锯齿波电压信号，最后送入加法电路中。
4 实验结果与分析
    根据以上方案,设计并制作了Chirp-UWB信号发生器的硬件电路。在Agilent频谱仪E4440A中测得系统输出的Chirp超宽带信号频谱如图6所示。Chirp超宽带信号频谱范围为575 MHz～705 MHz，扫频带宽为130 MHz ,相对带宽大于20%，扫频周期0.5μs,TB积为65。由测试结果可知，信号源的输出信号频谱质量好，频带内谱线比较平坦，波动范围小。

    系统中采用的调制方式为Chirp-OOK调制。信源输出的数据经过调制后的信号为锯齿波，当信源编码输出为“0”时，锯齿信号发生器保持低电平，此时对环路没有影响，环路处于锁定状态，输出一个单频信号；当信源编码输出为“1”时，锯齿波发生器产生持续时间为码元宽度的线性增长的锯齿信号，由于环路仍然保持锁定在中心频率的载波跟踪状态，而环路中的VCO输出信号处于线性扫频状态，输出所需要的Chirp-UWB信号。图7给出了FPGA产生的信源编码数据为1111001110001100的随机码的实测波形，其中码元频率为2 MHz，上面的三角波表示基带调制的信号，下面的波形是Chirp信号的时域波形。
    本文设计并实现了基于DA+PLL的Chirp-UWB信号发生器，充分利用高速DA与集成锁相环的优点，产生高速可调制的Chirp-UWB信号，获得的信号满足系统的设计要求，在Chirp-UWB远距离通信中得到了应用。经试验验证了计方案的可行性, 所设计的信号发生器结构简单、 功能强、输出信号频率稳定、可调性好，具有比较广泛的应用价值。
参考文献
[1] LAMPE J, HACH R, MENZER L. Chirp spread spectrum(CSS)PHY presentation for 802.15.4a[J]. IEEE 15-05-0002-00-004a-nanotron-chirp-spread-spectrum-css-phypresenatation, 2005.
[2] 费元春，苏广川. 宽带雷达信号产生技术[M]. 北京：国防工业出版社，2002.
[3] WIN M Z, SCHOLTZ R A. Ultra-wide bandwidth timehopping spread-spectrum impulse radio for wireless multiple-access communications[J]. IEEE Trans.Commun.,2000, 48:679-691.
[4] PINKLEY J. Low complexity indoor wireless data links using chirp spread spectrum[D]. Alberta, Canada:Dept.Elect.Com.Eng, University of calgary, 2003.
[5] 张阙盛，郑继禹，万心平. 锁相技术[M]. 西安：西安电子科技大学出版社，2004.
[6] 海森. 高阶有源锁相环路滤波器的设计与仿真[J]. 科学技术与工程，2009，9(9)：2443-2446.
[7] BANERJEE D. PLL performance simulation and design[M]. 4th Edition. New York:National Semiconductor, 2006.