Bt8510在V5接口测试仪中的应用

　　摘 要: 介绍了V5接口测试的原理和V5测试仪对信号硬件接口的要求，详细讲述了Bt8510通信集成芯片在V5接口测试仪中的应用。

　　关键词: V5接口 协议测试 E1/CEPT信号 C通路 LAPD

　　V5接口规定了本地交换机(LE)和接入网(AN)之间的电气、物理、规程及协议要求，包括V5.1和V5.2接口。它是一个在接入网中适用范围广、标准化程度高的新型数字接口，对于设备的开发应用、各种业务的发展和网络的更新起着重要作用。 随着V5接口协议的产品化，基于V5的交换机和接入网设备大量涌现。因此，对于接口的功能测试显得尤为重要。另一方面，使用过程中产生的故障也可以由测试系统来定位。本文主要介绍了用于V5接口协议测试仪中的关键芯片之一Bt8510，利用它可以实现E1和ISDN的基本速率为2048kbit/s信号的成帧、控制和监视功能，兼容现行的E1标准，以满足V5测试仪对信号硬件接口的要求。

1 测试方法及硬件要求

V5接口的测试原理有三种:测试仪模拟AN侧测试对端LE侧的V5功能;测试仪模拟LE侧测试对端AN侧的V5功能;测试仪作为监视设备高阻跨接在LE和AN之间的线路上的工作，监听LE和AN之间传递的信息帧和分析二者的工作状况。

　　不管采用哪种测试方法，都需要测试仪有符合V5协议规程的硬件接口，这也是对测试仪的最基本要求。现以V5.1协议规程为例说明，由于V5.1接口由在ITU-TG.703和G.704/G.706中规定的2048kbit/s的单个链路构成，这就需要一种电路，它必须可以处理符合ITU-T G.703(脉冲模型)、G.704(PCM-30)和G.706(CRC-4)等建议规定的电气、物理、规程等特性的2048kbit/s链路信号。

　　Brooktree公司生产的Bt8510芯片正是这样一款高集成度的E1/CEPT信号控制器。它可以实现E1和ISDN的基本速率为2048kbit/s信号的成帧、控制和监视功能，兼容现行的E1标准(如ITU-T建议G.703、G.704、G.706和G.732)，可以很好地满足上述V5测试仪对信号硬件接口的要求。

2 Bt8510芯片

　　Bt8510结构框图见图1。主要由微处理器接口、发送器、接收器、滑动缓冲区、LAPD控制器五部分组成。

2.1 微处理器接口

　　Bt8510提供一系列8位寄存器(包括控制寄存器、状态寄存器、计错寄存器和缓冲寄存器)，用于控制Bt8510以及错误和报警监测、数据监测监视等。它具有8bit并行微处理器接口，允许微处理器直接访问其内部寄存器。当Bt8510与微处理器相连时，可以看作一个静态RAM。微处理器在对Bt8510读写时，通过硬件地址线逻辑信号将Bt8510的RAMEN引脚电平置“0”或“1”，直接读写控制寄存器和状态寄存器，间接读写256字节的缓冲寄存器。

Bt8510的寄存器可分为三类:控制寄存器、状态寄存器、缓冲寄存器。控制和状态寄存器地址为0x00～0x1F(RAMEN=“0”)，缓冲寄存器地址为0x00～0xFF(RAMEN =“1”)。 Bt8510通过管脚INT向微处理器提供中断信号，中断控制寄存器CR09用于配置中断源，中断方式为电平触发方式。中断源可以是:LAPD中断、复帧结束信号、帧失步(OOF)信号、错误计数器溢出等。具体是哪一类中断，可通过读取中断状态寄存器 SR13来确定。

2.2 发送器

　　发送器部分由下列子块构成:DS0环回及空闲码插入块;帧定位及CRC-4码插入块;HDB3编码块;差分发送线路驱动器。待发送的码流及时钟送至XPCMI和XCKI，然后在微处理器的控制下完成PCM空闲码、净荷环回和TS16的插入。复合串行数据进行HDB3编码后执行零码的插入，并且由单极性码转化成双极性码。最后，发送线路驱动器通过外部变压器和电阻组成的发送电路，将信号发送到物理层的E1线路。发送器电路利用XSYNCI信号保持与发送的输入数据同步，该同步信号可作为发送信号的复帧参考信号。

2.3 接收器

　　接收器分为三部分，分别为模拟接收器、时钟提取电路、HDB3解码及帧控制器。其中，帧控制器用于提取同步信号和检测报警、错误。接收的双极性码流可通过外部线路接口芯片或内部模拟接收器及时钟提取电路提供，时钟提取电路主要由数字锁相环DPLL构成。模拟接收器使用自适应判决电平，允许达15dB的电缆损耗。接收到的串行码流由帧控制器检查是否包含建议G.704规定的帧定位信号FAS、G.732规定的随路信号(CAS)复帧以及G.706规定的CRC-4复帧。

　　接收器可有选择地提供内部定时和数据提取，提取后的单极性码信号和时钟信号分别在RPCMO、RCKO脚输出，而帧同步信号在RSYNCO输出。

2.4 滑动缓冲区

　　接收部分有2帧PCM滑动缓冲区。该滑动缓冲区允许接收数据与主系统定时同步。缓冲区中的2个存储单位交替地填充与取出数据。缓冲区由SLPCKI提供的系统时钟来读取，所有的接收抖动将被消除，其输出与SLPCKI提供的2.048MHz同步。

2.5 LAPD控制器

　　Bt8510具有一个LAPD控制器，用于TS16的消息处理。此控制器兼容ITU-T建议Q.921(包括标志字节和终止码的生成、FCS的产生和检验、填/移零操作)。

　　Bt8510在收发方向上各有一个16bit的消息缓冲区(TS16发送缓冲区，TS16接收缓冲区)。整个缓冲区分为两半，以降低对处理器的实时要求。发送时，先填充缓冲区的一半，然后向CR02(TS16 控制寄存器)寄存器写入0x70，发送这一半数据;一旦CR02的内容送至发送器，Bt8510即向处理器发一中断(通过中断状态寄存器SR13的LAPDTx比特指示)，处理器将向CR02写入新的控制字，并向缓冲区写入新的数据。接收时，每当一半的缓冲区被填满，Bt8510即向处理器发出中断(通过SR13的LAPDRx比特指示)，处理器即可读取数据；同时，Bt8510接收数据并写入另一半缓冲区。

3 Bt8510在测试仪中的应用

　　测试仪主要利用Bt8510来完成物理层功能，包括E1信号的生成发送和接收、定时恢复、物理链路的状态监视。此外，由于Bt8510还具有TS16的LAPD操作功能，所以还可以让它负责一个C通路TS16的LAPD消息处理。V5接口中还有两条C通路TS15、TS31需要处理，而Bt8510不具有这样的能力，这就需要其他辅助电路来完成(本测试仪采用了Siemens公司的SAB82525芯片)。Bt8510只负责TS15、TS31时隙的插入和提取，处理工作交由SAB82525完成。微处理器采用了DALLAS半导体公司的DS80C320单片机。在测试应用中，Bt8510的工作情况如下:

　　在接收方向，Bt8510将2048kbit/s链路信号接收下来，首先由内部数字锁相环路进行定时恢复，恢复所得的时钟信号和帧同步信号不仅为系统所用，而且在相应引脚输出以供周围芯片使用。接着进行接收码流的双极性—单极性转换、HDB3解码，处理后的PCM码流在RPCMO引脚输出。帧控制器检测FAS、CRC-4以及告警指示，所有的帧和复帧状态、误码情况、告警信息都可以由微处理器从相应的状态寄存器中读取，在必要时Bt8510会主动提请中断。TS16的数据由LAPD控制器检测标志字节、FCS校验、零码删除等，处理后向微处理器发中断，请求取走消息内容。接收的PCM码流也经过滑动缓冲区的滑动处理后，在SLPPCMO引脚输出，由前面提到的SAB82525芯片完成TS15、TS31时隙的接收和处理，采用滑动缓冲区输出的目的是为了消除Bt8510和SAB82525之间的时钟偏移。

　　在发送方向，TS0自动生成FAS帧定位序列、CRC校验码;TS1～TS14、TS17～TS30发送事先写入发送空闲码寄存器的固定二进制八位码组(本测试仪对这些时隙没有特殊应用);TS16由LAPD控制器完成LAPD操作，包括标志字节的生成、FCS的生成、零码的插入、发送微处理器写入的消息内容等；TS15、TS31发送由SAB82525来的数据流。复合后的PCM码流进行HDB3编码、零码的插入、单极性转双极性，最后送到物理层的E1线路。

　　要使Bt8510正常工作，需要事先由微处理器对Bt8510的控制寄存器进行初始化设置。此外由于微处理器与Bt8510的通信采用了中断方式，微处理器还要执行相应的中断处理程序完成状态监视告警处理和TS16的接收和发送。

表1列出了Bt8510初始化时部分需设置的寄存器及初始值。

　　中断处理程序最主要的功能是对TS16的处理，在软件编写时应使其能完成以下任务:

　　(1)区分中断源，是告警中断、接收中断还是发送中断。告警中断处理应具有最高优先级，接收中断处理次之，发送中断优先级最低。

　　(2)如果是发送中断，则由微处理器向Bt8510的TS16发送缓冲区空闲的那一部分装入8字节的数据(这可能是消息的全部，也可能是消息的一部分)，并向CR02(TS16控制寄存器)写入发送控制命令字。

　　(3)如果是接收中断，还要判别是消息撤消中断(RxAbort=1)、消息结束中断(RxIdle=1)还是一般接收中断(RxAbort=0，RxIdle=0)。如果是消息撤消中断，则丢弃整个消息;如果是一般接收中断，则读取SR02(TS16状态寄存器)中RxPtr^[3]比特所指示的缓冲区8字节数据;如果是消息结束中断，则依据SR02中的接收指针RxPtr[3：0]的值读取相应位置的数据，在接收消息结束后要把可能是分几次收到的数据拼接成一则完整的消息。

　　(4)由于最忙条件下Bt8510的LAPD控制器每接收8次TS16数据就向微处理器提请一次接收中断，所以中断处理程序的最长处理时间也只有8个帧周期，即1ms时间，要保证所有的中断处理都在这1ms内完成。

　　上述方法设计的初始化和中断处理程序运行在微处理器上，可以很好地控制Bt8510工作在所需状态，完成V5接口的2Mb/s链路信号收发和C通路TS16的LAPD收发操作。

参考文献

1 Bt8510 product description. Brooktree Cooperation

2 本地数字交换机和接入网之间的V5.1接口技术规范.邮电部技术规定YDN 020-1996

3 本地数字交换机和接入网之间的V5.2接口技术规范.邮电部技术规定YDN 021-1996