用综合测试方法解决信号完整性问题

设计人员比以往任何时候都更关注信号的完整性了。在当前的数字系统中,可靠地、逐个芯片地获取信号的困难与日俱增。信号完整性问题在Rambus和DDR一类高速总线中是不言而喻的,即使在较低速,总线,它也会影响设计。为了避免这类问题,工程人员不只需要新的设计技术和技巧,他们需要新的测量功能和测试方法。他们还需要验证功能,确保产品有足够的设计容限,以便能顺利地进行生产。

　　数字信号质量是信号以可靠地传输数字信息内容的方式从数字电路的一部分分布至另一部分的保证。“数字信号质量”使人联想起亲身能观察到的信号异常现象:包括振铃、低频干扰、反射、抖动、EMI(电磁干扰)、接地反弹、电源噪声、串扰、以及其它诸多噪声。相关的设计问题涉及时钟分布、信号路径设计、短线、噪声容限、负载分析、传输线效应、终端、去锢,以及电源分布式设计。

　　信号质量测量对调试工作十分重要,设计人员在调试过程中要发现明显故障的原因。这些测量对验证也十分重要,使设计有足够的容限来适应产品的寿命期间可能遇到的元件特性、制作工艺和工作条件的变化。

　　当产品不能按预想工作日才,确定其根本原因会耗费宝贵的时间,使整个项目停滞不前。由于很多问题的根源与逻辑时序、功能、信号质量,甚至软件有关,因此仅仅在数字系统中去寻找就要花费大量的时间。

　　在便携式设计中,为什么信号质量问题日益突出,这有几个原因。首要的是,边沿速度越来越快。信号质量问题是边沿速度,而不是时钟速度的函数。边沿速度比以往快得多,在某些场合,甚至比需要的速度还快(即使时钟速度不快,但边沿速度却很快)。边沿速度快不是便携式设计的性质决定的,由于同种半导体工艺的进展,生产的器件更小、更便宜、集成度更高(便携式设计使用的器件的全部宝贵属性),也必然使生产的器件具有更快的边沿。

　　使各类信号质量问题逐步升级的主要因素是系统中信号边沿速度的激增,而总线并未成比例地缩短。

　　很多实例表明,存在信号质量问题的新设计无非是改用新的、较快速的器件的结果。在一种场合,设计人员选用了一个低传播时延的PAL,实际上就意昧着选用了一个比先前使用的边沿更快、驱动阻抗更低的器件。在另一种场合,多年来工作一直十分正常的设计突然不能工作,究其原因,虽然目前能提供的器件在功能上是兼容的,但其边沿比设计产品时能使用的任何器件都要快。

　　由于边沿速度(或叫上升时间川吃表的是数字信号的频率分量,频率提高后,电路模型极大地复杂化了。这些例子包括:

　　·出现新的信号路径。

　　·原有的信号路径无法工作。由于连接器件的平面变成感应或传输线,器件去娟的原有规则因边沿加快而失去作用。

　　·相对于总线长度而言,快速边沿产生更短的波长,使电磁辐射增加。

　　·串扰随边沿加快而增加。

　　·边沿速率与信号路径传播时延之比决定了对模拟行为建模的复杂度。当边沿速度超过信号路径延时的4~6倍时,简单的集中参数模型不再适用。这就是说,当边沿速率小于4~6ns时,6in或更长的PC板铜线变成了传输线,即使在低时钟速率,也容易产生大量的信号质量问题。

　　·当兼有快速的边沿与快速的时钟速率(缩短的总线周期)时,即使边沿不产生其它问题,由于信号的稳定时间变短,也会引起附加的问题。

　　·较快的边沿速度通常反映了较大的输出电流,这会进一步增加接地反弹,尤其在宽总线上。较大的电流甚至会增加串扰。

　　·某些设计人员力图选用对其应用足够快,而又不比要求快的元器件。在不需要过高速度的场合,通过这种简单的处理,可回避这些问题。

　　便携设计还存在其它特性,使它们特别容易引起信号质量问题。例如,便携设计常常尽可能地降低功耗。较低的电压摆幅意味着较小的噪声容限,且并行终端用于宽总线时会消费过太的功率。有一些设计为了适应电池工作,其工作电压变化的范围较大(进一步降低了噪声容限)。电池充电,放电或老化时,电池间的电压变化都会影响信号质量。

　　便携设计常常尽可能地降低生产成本。从而,减少PC板分层意味着接地噪声加大,或传输线质量降低。最后,很多设计需要在变化较大的环境条件下工作,包括温度、湿度和高度。其中某些设备既要适应变化较大的条件,又要应付快速的变化率,比如经常进进出出,或EMI,即携带的便携式设备经过靠近变压器或发射机的噪声环境。

　　许多数字应用,尤其是那些备有并行总线的应用,信号众多,光凭单个示波器是监测不了的。在更复杂的并行,总线中,必须同时分析几个信号才能确定总线的状态和其它信号时序的正确性。要是设计人员预先能知道所寻找的信号特征,他们通常可在异常的情况下触发示波器;但当数字系统间歇性地发生故障时,设计人员就束手无策,不知道该观察什么,从什么地方着手寻找。当系统发生故障时,有关它的逻辑内容的触发功能,以及随后观察相关信号的信号质量的功能,有助于设计人员发现问题的原因。

　　使用逻辑分析仪是追踪整个数字系统的一条途径。数字系统可以是宽并行总线、独立的逻辑电路、或两者的组合。逻辑分析仪非常适合这类任务,可在复杂的逻辑行为下触发。然后,设计人员再用逻辑分析仪去触发一个外部示波器,或触发逻辑分析系统中的示波器模块,在恰当的时刻捕捉到信号质量。市场上有简化交叉触发特殊功能的示波器,也有带示波器模块的TLA逻辑分析仪,自动地与同一显示上的数据相关。这样,可让设计人员在发生逻辑故障时触发并详细观察产生该行为的信号质量。也可以在有问题信号后,立即用示波器模块去触发逻辑分析仪,观察数字数据流,来确定触发异常模拟信号是否真的影响了系统的逻辑行为。

　　使用这种解决方案在较大系统中是十分普遍的,比如计算机和通信设备的设计。在这些应用中,通常不存在电路板的占位问题。这些环境中的设计人员深知,为逻辑分析仪设计一个接人点是十分有价值的。但在便携设计中,由于有限的几何尺寸,带集成存储器的SoC处理器,使之难以提供追踪代码执行所需的多个信号访问点。即使如此,使用逻辑分析仪的好处也是很多的,尤其是信号质量影响整个系统逻辑主功能的前后关系时。随着信号质量重要性的增加,综合解决方案有助于进度表的计划性,而假想的解决方案则是零敲碎打,随意性较大。

　　为了测试信号质量,在挑选产品时应考虑下列几个特性：

　　·示波器带宽,350MHz示波器将显示1m上升时间数字信号的近似边沿。而带宽为1GHz或更高的示波器能表示同一个信号的过冲、振铃与反射的细节。

　　·数字信号与模拟信号相关的能力。确定逻辑分析仪扫迹与示波器扫迹的相关性,最好不要用计算的方法。使用带集成模块或单独示波器的逻辑分析仪能提供同等水平的相关性。倘若仪器需用手动调节或测量来验证精度,那未就应向供应商询问清楚相关性的精度。

　　·触发功能对逻辑分析仪和示波器都是十分重要的。确认示波器能在时间受限的异常波形条件下进行触发,从而仪器容易相互交叉触发。

　　技术的飞速进步,以及消费市场对便携式产品的需求日益增长,使生产厂不断面临产品上市的紧迫时限。对设计人员来说,信号质量问题使上市时间难题更加复杂化,信号质量涉及快速的边沿速度、功耗的限制、以及操作的灵活性。越来越多的设计组认识到,有必要为解决信号质量问题研发专门的技术,以确保信号在芯片间可靠地传送。选用综合测试解决方案是实现这个目标的有效途径,并最终将产品及时地推向市场。

摘自：仪器仪表自动化(2002年7月)