电路板 装过程中可消除短路和开路故障的可测试性设计策略

测试是设计制造的重要部分，随着零部件的小型化、产品的日渐复杂和上市时间的缩短，测试问题越来越复杂，电路板功能的扩大使得组装级别的评估及现场维护成为组装工艺过程中的重要问题，本文介绍电路板可测试性设计的三个策略。

电子组装测试包括两种基本类型:裸板测试和加载测试。裸板测试是在完成线路板生产后进行，主要检查短路、开路、网表的导通性。在工艺过程中还有许多其他的检查和验证方法。加载测试在组装工艺完成后进行，它比裸板测试复杂。

组装阶段的测试包括：生产缺陷分析(MDA)、在线测试(ict)和功能测试(使产品在应用环境下工作)及其三者的组合。最近几年，组装测试还增加了自动光学检测(AOI)和自动X射线检测。它们可提供电路板的静态图像及不同平面上的X射线电路板的分层图像，从而确定虚焊及焊点桥接缺陷。

研究测试策略的目的在于，要找到适合某一种产品的必不可少的组合测试方案。在开始设计工艺前，要定义实施所需测试的简单策略。在产品研发周期的早期考虑产品的可测性问题，而不是在后期考虑。这会大大降低从最初设计到终测的每个节点的测试成本，并获得较高的节点可测试性。

通常的测试有五种类型，它们主要的功能如下：

裸板测试:检查未安装元器件的电路板上的开路和短路缺陷；

生产缺陷分析：检查已安装元器件的电路板上焊点的短路和开路缺陷；

在线测试：认证每个单个元器件的运作；

功能测试：认证电路的功能模块的运作；

组合测试：在线测试和功能测试的组合测试。图1给出了多种测试类型的实例，它们有不同的测试条件。

最佳的测试策略能确保正在执行的每一种测试确实可行。即使生产测试过程在研发周期开始时就已经很好地定义了，但是在设计完成以后，仍然可以改变。从一个已经成功地应用在数百个高密度的设计案例中的通用测试策略可以看到，它影响到以下各方面：元件通孔的布局要有策略性；

要提供每个布线网络中每个节点的测试接触点；

要接触到电路板两面的每个节点；

网格基准元件和通孔的布局；

正确的测试焊盘形状和间距。

即使在最高密度的设计中，也仅当在设计周期的每个环节坚持测试策略时，才能实现对电路板的每个面、每种布线网络和每个节点的100％测试。要判断什么是最好的检测和测试策略？取决于检测工艺的可行性、测试策略的经济性分析、产品的生命周期和进入市场的时间要求。

确定最佳测试策略的另一种方法是评估所有的检测工艺以确定缺陷范围和测试成本。在产品进入市场之前，在设计环节中发现和解决存在的这些问题。

裸板测试

考虑到测试条件和日渐复杂的基片互联的测试需要，特别是测试过程涉及基片的电性能评估时，人们会遇到许多问题。为使生产商在充分保证基片互联电性能的前提下降低生产成本，用户将不得不用100％网表定义测试数据。

数据的兼容性也是目前遇到的问题之一，人们期望通过制定工业标准在可预知的未来解决这些问题。过去，这方面的工作没有做得尽善尽美，例如：工业界向电路板生产商提供Gerber机器码，这种格式用于驱动光绘机及生成定义生产电路板的光图的光罩工具，它可以是单面、双面或多面光图。现有的软件工具可从Gerber图形中提取网表信息。这种数据不包括元器件信息，它仅定义了因机器码命令而存在的导电连接。关于数据格式的早期工业标准是IPC-D-356。

该数据格式从CAD系统中提取网表信息并将其转换成智能机器码。许多测试仪能用这种码来确定与电路板的物理状况相对应的网表特性。由于裸板测试是在布线工艺完成之后进行，裸板测试信息是以IPC-D-356格式提供，并与单个元器件的管脚信息相关。因此，根据IPC-D-356标准测试的生产商可以提供诸如“U12元件的16脚与U19元件的9脚短路”之类的信息。

当然，裸板测试最需要的电子数据是CAD网表数据。许多公司不愿意与电路板生产商共享这些信息，但这仍然是确定裸板性能是否满足CAD系统设计要求的最简洁的数据。人们期望电路板的三种格式的电子描述能相互一致，但在大多数情况下不是这样。存在这种描述上差异的原因有三点：

仓促的更改；

机器码数据和网表数据间的数据转换问题；

软件实现上的问题。在任何情况下，数据兼容性都相当重要。

使用夹具和针床的开路和短路测试也面临着挑战，电路板的日渐复杂，使它们不能满足电路测试要求。复杂性在于电路尺寸的减少和元件密度的提高。大多数电路板生产商使用的测试仪器包括单密度、双密度和四密度测试床。双密度测试床适于400毫米及其以上间距。当电路板密度超过400毫米间距时，必须考虑采用其它的技术。这类测试主要面对更多的阵列形封装，可以是BGA或列栅阵列，也可以是管脚相距更近的微间距BGA封装。

请记住，本节的主题是裸板测试。然而，为保证组装时各部分安装正确，电路板生产商必须保证在各个阵列焊盘上每个布线网络的信号出入口与其相关的其他布线网络的信号出入口相连接，并消除短路故障。

四密度测试夹具在每平方厘米上可以有62根测试针，但人们担心探针接触会对电路板造成潜在的伤害。另外，双密度和四密度夹具的成本及整个测试仪器的成本较高，这使得要在预期的成本范围内调整整个测试覆盖变得非常困难，这种成本预期基于目前对电性能测试的理解和现有测试概念的线性预期。

许多电路板生产商采用飞针测试(flying probe test)。采用这种仪器，每个布线网络可以被激励并通过与邻近的布线网络相比较以建立开路和短路特性。

AOI 200-1000阵列产品的密度有多种栅格，很显然，双密度和四密度夹具能够进行裸板输入输出导通的一般性测试。然而，若元件是呈边到边堆叠(像用砖砌墙那样)，用现有测试方法不能进行测试。电路板生产商多年来通过转换镀金属层实现了与裸板双面的接触，进而建立完整的连通性。对于间距为1.0毫米的BGA来说，这种概念是不适用的，因为BGA封装在每平方厘米内有96个焊盘，而四密度测试夹具每平方厘米仅有62根测试针。

将元件展开排列会部分减少元件安装的复杂程度，但这会占据更多的空间降低电路性能。人们也可注意到，采用目前的测试技术，加大元件的输入输出端口密度大大增加了电路板的测试成本，因为要实现全覆盖需采用多通道或双夹具测试。

飞针测试取消了昂贵的夹具，其成本取决于生产的电路板数量，它是针床测试的备选及有效的低成本测试方案。不足在于其测试速度取决于选用的设备，速度相对较慢，而设备的价格较为昂贵。在测试高密度电路及另外的布线网络时，测试会变得较为复杂。

大多数的飞针测试设备的应用以及发展已经拓展到半导体工业领域之外，随着大尺寸电路板的出现，设备的机械结构面临许多挑战。相反，在某些场合小尺寸使测试系统难以适应测试的需要，因为改变小尺寸的飞针特性有困难。因此，为了满足未来复杂电路板加工的需要，将要研制对应的测试设备。

随着微通孔技术的发展和通孔尺寸的持续减小，传统的金相显微剖面评估方法将逐渐退出应用，因为孔径小于150微米的微通孔实际上限制了该方法的应用。

若想知道更多通孔的电镀和电气导通性情况，那就要求采用其它测试方法。一些公司采用了电互连应力测试来确定孔的完整性和可靠性，并将这些信息与电路板生产商所需的开路和短路导通性信息相关联。

除此之外还有阻抗控制测试、高电位测试及介质强度测试，显然，评估电路板应用适应性的条件将变得相当苛刻。

组装测试

对给定相同的测试成本，电路板测试会在缺陷率和成品率指标间进行折衷，例如，若缺陷率相当高，大多数需要诊断。采用自动测试仪取得电路板图像进行诊断较为经济，但使用自动测试仪需提供电路板上全部节点的测试接触点。这表明至少每个布线网络的一个节点需要与自动测试仪连接。

若缺陷率低，需要对每个缺陷进行人工诊断，所需的时间比用自动测试仪多。这样减少了对成品率的影响，但是节点测试率小于100%。理论上，如果缺陷率相当低，就容许有0％的节点测试率(不需要针床测试)，只要采用简单的通与不通测试。在此，人们只要采用蚀刻的专用测试连接器，所要做的仅是扔掉不合格的组装而不是对其进行诊断。

决定节点测试率时要考虑的因素包括：1. 缺陷率；2. 诊断能力；3. 成品率；4. 电路板面积；5. 电路板层数；6. 成本。

在电路板布线设计中决定节点测试率时，需要在所有与人工故障查找相对应的诸多因素之间平衡，更要考虑对制成电路板的成品率的影响。除非组装一点缺陷也没有，节点全测试仍旧是最理想的选择。

应该认识到一旦电路板的设计完成(节点测试率固定)且它的测试方案也已设计，缺陷率便成为降低成本的首要因素。因此缺陷报告分析和缺陷的纠正及防止是必要的。这可以包括与供应商建立密切的关系以减少所供元件和电路板的问题，并减少生产车间内可能会导致问题的工艺和操作。

组装布线之前要解决的另一问题是研究返工策略。由于测试内层导体受到限制，多层印制电路板的返工相当困难甚至难以实现。典型的返工过程包括用特殊工具切割内层导体，用可编程钻头对准电路板上的作业位置，然后钻一个可控深度的孔以脱离与内层导体的连接或抬高表面封装元件的脚。这就是为什么电路板生产商需要在组装前对电路板产品进行全面测试的原因，这样就避免了已装元件电路板在返工过程所必需的复杂测试。

对于元件密布的表面安装电路板，有时不得不移去某个元件以进入返工作业区(这里内层导体已被切割)。SMT元件应用规则规定：除非绝对必要，不可以从电路板上拆卸元件，这样会降低焊盘与电路板间的附着强度，并会导致焊盘上翘。

返工策略包括：拆卸元件并重装新元件。这样测试通孔、焊盘形状及与组装相关的任何细节均需考虑，以使返工修整及维修所必须的工具具有完成它们的特殊工作的能力。

在线测试

在线测试用于发现印制电路板组装中的制造缺陷。在线测试是通过针床夹具测试电路板的，针床夹具可与电路板组装上的每个节点接触。组装测试是通过逐个激励电路板上的部件进行测试的。在线测试对设计的限制较少，但必须设置测试接触点来实现缺陷分析和性能不一致分析。

对不能接触探针的信号(对无引脚元件来说是常事)则会增加故障隔离的问题。在此，建议在可进行信号探测的印制电路板的各处(除非使用扫描寄存器测试)，每个待测信号均应具有焊盘或其他测试孔。同样推荐的是测试点的焊盘应放在栅格上，这样探针测试可在印制电路板的第二面进行。如果这还不能对每个信号进行探测的话，只有采用在特殊探测位置的特殊信号。对单个或一小组元件进行故障隔离则必须增加测试向量或采用其他的测试技术。

许多故障经常是因相邻部件的管脚短路、部件管脚与电路板的外层导体短路或印制电路板外层导体间的短路引起的。在实际的设计中，应考虑到那些正常的生产缺陷，而且不影响故障隔离(这些故障因信号不能接入或不便接入引起)。为设计在线测试方案，探针焊盘的测试点必须在栅格上以便于自动探针测试(图2)。

因电性能的要求，有时需要按功能进行设计(如模拟和数字电路部分分开)。在物理层面上将不同功能的测试分开会提高测试效率。将测试连接头分开或将连接头内的插芯分组会提高电路的可测性。这种数字与高性能模拟信号混合的测试方案需要两类或多种类的测试仪器。信号分离不仅有助测试夹具的设计和维护，而且有助于操作工在印制电路板组装上进行故障查找。

在线测试夹具

裸板生产商采用的测试夹具也叫针床。然而，在布线工艺末端的裸板测试中，探针是坚硬纤细的，它们与电路板的上面和底面接触。在线测试用的针床夹具上的测试针具有弹性，要求的测试焊盘面积较大。要记住，只进行组装板的单面测试会降低在线测试过程中测试夹具的成本。

下面是一组经过验证的设计规则，它可降低测试夹具的成本及复杂程度：

金属化孔及测试通孔的焊盘直径是孔尺寸的函数。探针测试专用的测试焊盘的直径不小于0.9毫米。采用0.6毫米直径的测试焊盘也是可行的，但对应的电路板面积不大于0.700平方毫米。

测试探针周围的净空取决于组装工艺。探针周围净空必须保持为相邻元件高度的80%，最小为0.6毫米，最大为0.5毫米(图3)。

电路板上探针测试面的元件高度必须不超出5.7毫米，否则只有切割测试夹具后才能测试电路板测试面上的高个部件。测试焊盘必须至少距高元件5毫米(图4)。

在电路板边缘3毫米不安排元件或测试焊盘。

所有探针区域必须有焊剂或导电的非氧化涂层。测试焊盘上不能印制阻焊层。

探针接触点必须在焊盘上，不能在端点上、无引脚的SMT元件阵列上及引脚元件的引脚上。接触压力会导致电路开路但这时虚焊焊点看起来依旧良好。

必须避免用探针测试电路板的两面。可采用通孔将测试点转换到另一面，最好是底面(没有元件或通孔焊接面)。这样可以制造出可靠性高且较为便宜的夹具。

若有可能采用标准探针和可靠性较高的夹具，测试焊盘中心孔应为2.5毫米。

不要将蚀刻的导电手指作为测试焊盘，因为测试探针很容易损坏金手指。

测试焊盘应均匀地分布在电路板上。若测试焊盘分布不均匀，或集中在某个区域，会造成电路板弯曲、探针故障和真空密封问题。

对微间距元件来说，要将大致一半的测试通孔放在焊盘内，而其他一半则放在另一面的焊盘内。这样做的目的有两个：1. 不超过“每6.5平方毫米最多100个测试点”的测试设备限制。2. 展宽测试点分布，减小高密度分布的测试点压力。在夹具的真空或机械动作期间，这种压力会导致夹具变形。