利用以太网硬件在环路实现高带宽DSP仿真

基准测试

以上这个5×5滤波器设计的例子是针对点对点以太网硬件协同仿真进行编译的，并利用ML402开发板进行协同仿真。我们对硬件仿真速度与软件仿真速度进行了比较。测试基准特别考虑了每秒被读回的已处理的帧数目，并将得到的结果与对单个帧进行滤波操作所需的软件仿真时间进行比较。

图3总结了与纯软件仿真相比，以太网协同仿真所实现的仿真加速。结果表明，仿真速度提高了大约50~1,000倍。在现实设计中，仿真速度能够提高的程度会随设计复杂度、I/O口的个数以及I/O数据量等因素的不同而有所变化。图3还反映了与以太网设置相关的另外两个重要因素-链接速度与最大帧尺寸，这两个因素也会影响协同仿真的性能。

图3：指定ML402板的IP地址用于以太硬件协仿真。

随着网络连接速度不断增快，仿真时间会急剧缩短，因为可用于传送协同仿真数据的带宽将越来越大。由于千兆位连接允许出现巨型帧，因此通过增大最大帧尺寸还能进一步提升协同仿真的性能，从而保证实现最高效率的突发数据传输。

本文小结

System Generator for DSP的以太网硬件协同仿真接口为在ML402平台上仿真视频和图像处理应用提供了一个方便的高带宽方案。有了这些接口，我们就可以仿真远程FPGA平台，或者仿真一个通过以太网电缆直接连接到主PC机的开发板，从而提高仿真性能。利用SystemACE方案，还可以通过以太网连接进行器件配置，省去了第二根编程电缆。从测试结果中我们可以看出，这类接口可将仿真速度提升几个数量级。

作者：

Ben Chan

软件工程师

ben.chan@xilinx.com

Nabeel Shirazi

高级软件工程师

nabeel.shirazi@xilinx.com

Jonathan Ballagh

软件工程师

jonathan.ballagh@xilinx.com

赛灵思公司